Mostrar registro simples

dc.contributor.advisorLeite, Bernardo, 1984-pt_BR
dc.contributor.authorSantos, Fávero Guilhermept_BR
dc.contributor.otherMariano, André Augusto, 1980-pt_BR
dc.contributor.otherUniversidade Federal do Paraná. Setor de Tecnologia. Programa de Pós-Graduação em Engenharia Elétricapt_BR
dc.date.accessioned2022-01-12T18:38:11Z
dc.date.available2022-01-12T18:38:11Z
dc.date.issued2021pt_BR
dc.identifier.urihttps://hdl.handle.net/1884/72142
dc.descriptionOrientador: Bernardo Rego Barros de Almeida Leitept_BR
dc.descriptionCoorientador: André Augusto Marianopt_BR
dc.descriptionTese (doutorado) - Universidade Federal do Paraná, Setor de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica. Defesa : Curitiba, 28/06/2021pt_BR
dc.descriptionInclui referências: p. 54-56pt_BR
dc.description.abstractResumo: Esta tese apresenta o projeto de um amplificador de potências (PA) prova-de-conceito com quatro perfis de eficiência de um caminho único de propagação, realizado com tecnologia CMOS 130 nm e operando em 2,4 GHz. Esse circuito se baseia em dois conceitos: na seleção da região de operação de transistores (triodo ou saturação) e na alteração da tensão de alimentação de uma arquitetura empilhada modificada. Nos modos de alta e baixa potência (todos transistores em saturação e um transistor em saturação e três em triodo, respectivamente), o ponto de compressão de 1 dB referenciado à saída (OCP1dB) e a eficiência adicionada à potência (PAE) no OCP1dB resultantes de simulação pós-layout são de 19,9 dBm e 25,7%; de 15,1 dBm e 20,5%, respectivamente. Para validar a operação desse PA, quatro tipos de sinais do padrão IEEE 802.11ax foram testados. Para sinais menos complexos (16 QAM) o PA pode operar sem que a ultrapasse os limites impostos pela máscara do padrão até uma potencia de saída (pout) de 17,8 dBm; para sinais mais complexos (1024 QAM) o PA pode operar até uma pout de 8,5 dBm. Por um lado, o circuito apresentado é capaz de ocupar uma pequena área, o que é uma vantagem em processos escaláveis, tais como o CMOS. Por outro lado, a complexidade de design é elevada, tendo em vista que a otimização de eficiência e potência é também função da interação entre os modos de operação.pt_BR
dc.description.abstractAbstract: This thesis presents the design of a proof-of-concept single propagation path four-mode power amplifier (PA) in 130 nm CMOS operating at 2.4 GHz. It is based on two concepts: the selection of the transistor's operation region (triode or saturation) and on the scaling of supply voltage of a modified stacked architecture. In high and low power modes (all transistors in saturation and one transistor in saturation and three in triode, respectively), the output-referred 1 dB compression point (OCP1dB) and the power added efficiency (PAE) in OCP1dB post-layout simulation results are 19.9 dBm and 25.7%; 15.1 dBm and 20.5%, respectively. To validate this PA's operation capability, four types of IEEE 802.11ax signals were tested. For less complex signals (16 QAM) the PA can operate without exceeding the limits imposed by the standard's mask up to an output power (pout) of 17.8 dBm; for more complex signals (1024 QAM) the PA can operate up to a pout of 8.5 dBm. On the one hand, the proposed circuit is capable of occupying a small area, which is an advantage in scalable processes, such as CMOS is. On the other hand, its design is complex, as optimization of efficiency and power is also a function of the interaction among operation modes.pt_BR
dc.format.extent1 arquivo (56 p.) : PDF.pt_BR
dc.format.mimetypeapplication/pdfpt_BR
dc.languagePortuguêspt_BR
dc.subjectAmplificadores de potenciapt_BR
dc.subjectEngenharia Elétricapt_BR
dc.titleA single propagation path multimode CMOS power amplifier based on the stacked topologypt_BR
dc.typeTese Digitalpt_BR


Arquivos deste item

Thumbnail

Este item aparece na(s) seguinte(s) coleção(s)

Mostrar registro simples