Circuitos integrados com baixo consumo de potência para aplicações em captação de energia

Abstract

Resumo: Neste trabalho apresenta-se uma arquitetura de sistema de captação de energia, com capacidade para fornecer alimentação a sensores e dispositivos ou para armazenar a energia em uma bateria ou capacitor. A arquitetura proposta é composta por um conversor RF para CC, um pré-elevador de tensão, um oscilador em anel, um elevador de tensão, um regulador de tensão e um circuito de referência de tensão e corrente. Considera-se que o conversor RF para CC forneça 200 mV para que na saída do elevador de tensão obtenha-se 1,2 V. O gerador de clock, na frequência de 3,25 MHz com duas fases, é alimentado com a tensão de 400 mV, para aumentar a eficiência do elevador de tensão. A tensão de saída do sistema é 1,0 V, entregue pelo regulador de tensão a partir de 1,2 V de entrada. Os circuitos são projetados usando tecnologia CMOS 130 nm. Simulações pós-leiaute mostram que o consumo total de corrente desses três blocos principais é de aproximadamente 130 ?A, permitindo alimentar uma carga de 2 ?A, com tensão de 1 V estável na saída. Dois circuitos foram enviados para serem fabricados: o primeiro contendo o oscilador em anel com o buffer e o elevador de tensão, e o segundo um regulador de tensão incrementado pela fonte de referência de tensão externa e corrente interna. Os resultados de medidas dos dois circuitos apresentaram resultados semelhantes aos das simulações.

Abstract: In this work an architecture of energy harvesting is presented. The system provides power supply to sensors, devices and it is able to storage energy in a battery or capacitor. The proposed architecture consists of an RF-DC converter, a voltage pre-booster, a ring oscillator, a voltage booster, a voltage regulator and a voltage and current reference circuits. It is considered that the RF-DC converter provides 200 mV for the voltage booster to raise to 1.2 V. The clock generator operates at 3.25 MHz with two stages and powered with a voltage of 400 mV, to increase the efficiency of the voltage booster. The output voltage of the system is 1.0 V delivered by the voltage regulator from the input of 1.2 V. The circuits are designed using a 130 nm CMOS technology. Post-layout simulations have shown that the total current consumption of these three main blocks is approximately 130 ?A, allowing to sustain a load of 2 ?A, with a stable 1 V output voltage. Two circuits were fabricated: the first containing the ring oscillator with the buffer and the voltage elevator, the second, a voltage regulator, with internal and external voltage sources. The measurement results of the proposed circuits are similar to those from simulations.