
UNIVERSIDADE FEDERAL DO PARANÁ

JOAO PAULO PERBICHE

PROJETO DE COMBINADORES E DIVISORES DE POTÊNCIA PARA
AMPLIFICADORES DE RADIOFREQUÊNCIA EM TECNOLOGIA CMOS

CURITIBA

2020

JOAO PAULO PERBICHE

PROJETO DE COMBINADORES E DIVISORES DE POTÊNCIA PARA
AMPLIFICADORES DE RADIOFREQUÊNCIA EM TECNOLOGIA CMOS

Dissertação apresentada ao Programa de Pós-Graduação em Engenharia Elétrica, Setor de Tecnologia, Universidade Federal do Paraná, como requisito parcial à obtenção do título de Mestre em Engenharia Elétrica.

Orientador: Prof. Bernardo Leite

Coorientador: Prof. André Augusto Mariano

CURITIBA

2020

Catálogo na Fonte: Sistema de Bibliotecas, UFPR
Biblioteca de Ciência e Tecnologia

P427p Perbiche, João Paulo
Projeto de combinadores e divisores de potência para amplificadores de
radiofrequência em tecnologia CMOS [recurso eletrônico] / João Paulo
Perbiche
– Curitiba, 2020.

Dissertação - Universidade Federal do Paraná, Setor de Tecnologia,
Programa de Pós-graduação em Engenharia Elétrica.

Orientador: Prof. Bernardo Rego Barros de Almeida Leite
Coorientador: Prof. André Augusto Mariano

1. Transformadores elétricos. 2. Amplificadores de potencia. I. Universidade
Federal do Paraná. II. Leite, Bernardo Rego Barros de Almeida. III. Mariano,
André Augusto. IV. Título.

CDD: 621.38418

Bibliotecária: Roseny Rivelini Morciani CRB-9/1585



MINISTÉRIO DA EDUCAÇÃO
SETOR DE TECNOLOGIA
UNIVERSIDADE FEDERAL DO PARANÁ
PRÓ-REITORIA DE PESQUISA E PÓS-GRADUAÇÃO
PROGRAMA DE PÓS-GRADUAÇÃO ENGENHARIA
ELÉTRICA - 40001016043P4

TERMO DE APROVAÇÃO

Os membros da Banca Examinadora designada pelo Colegiado do Programa de Pós-Graduação em ENGENHARIA ELÉTRICA da Universidade Federal do Paraná foram convocados para realizar a arguição da Dissertação de Mestrado de **JOÃO PAULO PERBICHE** intitulada: **Projeto de combinadores e divisores de potência para amplificadores de radiofrequência em tecnologia CMOS**, sob orientação do Prof. Dr. BERNARDO REGO BARROS DE ALMEIDA LEITE, que após terem inquirido o aluno e realizada a avaliação do trabalho, são de parecer pela sua APROVAÇÃO no rito de defesa.

A outorga do título de mestre está sujeita à homologação pelo colegiado, ao atendimento de todas as indicações e correções solicitadas pela banca e ao pleno atendimento das demandas regimentais do Programa de Pós-Graduação.

CURITIBA, 28 de Fevereiro de 2020.

BERNARDO REGO BARROS DE ALMEIDA LEITE

Presidente da Banca Examinadora (UNIVERSIDADE FEDERAL DO PARANÁ)

LUCAS COMPASSI SEVERO

Avaliador Externo (UNIVERSIDADE FEDERAL DO PAMPA)

LUIS HENRIQUE ASSUMPÇÃO LOLIS

Avaliador Interno (UNIVERSIDADE FEDERAL DO PARANÁ)

AGRADECIMENTOS

Primeiramente, agradeço a Deus pelo dom da vida, e a família, o bem mais precioso.

Em segundo, a infraestrutura do GICS e do Departamento de Engenharia Elétrica, incluindo todos os colegas pela amizade e a todos os Professores e servidores pelo atendimento, atenção, e suporte técnico, desde a graduação.

Um agradecimento especial aos Professores, Bernardo Leite e André Mariano, sendo orientador e coorientador deste trabalho, que com muita dedicação e empenho, e com a imensa bagagem técnica, orientaram esta pesquisa da melhor forma.

Grato a CAPES, cujo programa de bolsas de pós-graduação, financia e incentiva a pesquisa no país.

RESUMO

O crescimento contínuo das comunicações locais sem fio (WLAN) exige dispositivos que atendam a um compromisso entre o consumo de potência e desempenho. Com o avanço da tecnologia, os circuitos implementados no processo CMOS são constantemente reduzidos fisicamente, sendo uma escolha atrativa para a implementação de circuitos transceptores.

Com o intuito de propiciar uma potência de saída superior à potência inicial dos amplificadores de potência (PAs), o presente trabalho tem como objetivo associar 2 PAs. Os transformadores integrados além de combinador de potência podem ser empregados como transformadores de impedância, divisores de potência e transformadores de sinal único para diferencial. Portanto, para a associação de potências, foi projetado um divisor e um combinador de potência formados por transformadores, e todo o sistema para associação de PAs de modo reconfigurável em potência. A reconfigurabilidade do sistema, conforme a demanda da carga - longas ou curtas distâncias de transmissão – o PA pode ser comutado para um modo de menor potência, realizando controle no consumo de energia. Este sistema, visando um aumento de potência de saída será projetado para operar em 2,4 GHz em tecnologia CMOS de 130 nm.

A primeira etapa do trabalho é o projeto dos elementos passivos – divisor e combinador – formados por transformadores integrados. Com auxílio da plataforma *Keysight Advanced Design System (ADS)*, foram realizados o leiaute e a simulação eletromagnética das características dos transformadores. A mínima perda de inserção (*ILm*) é a principal métrica de avaliação dos divisores/combinadores, extraída da simulação eletromagnética de momentos (MoM). Desta etapa, resultou-se um divisor e um combinador de potência com uma perda de 0,8 dB e 1,06 dB, respectivamente, para a frequência de 2,4 GHz.

A segunda etapa do trabalho foi a simulação do sistema completo, que consiste na associação de 2 PAs, do divisor/combinador de potência, circuitos de polarização e redes de casamentos de impedância de entrada e saída. Nesse sistema, os amplificadores foram conectados em paralelo, sendo possível a reconfigurabilidade das células de potência. Cada PA unitário possui três estruturas de potência, em *cascode*, com dimensões diferentes, e acionadas por três sinais independentes. Portanto, para a associação de 2 PAs reconfiguráveis, seis entradas farão a

reconfiguração do sistema, resultando em 64 modos de operação. Destes 64 modos, serão analisados os casos que apresentarem ponto de compressão de 1 dB (OCP_{1dB}) acima de 20 dBm, espaçados em 1 dB entre os próximos modos.

Os resultados foram extraídos a partir de simulações pós-leiaute utilizando a ferramenta *Cadence Virtuoso*. O protótipo da combinação de 2 PAs resultou em um ponto de compressão com variação de 20 dBm a 25,8 dBm, com máxima eficiência de potência adicionada (PAE) de 7,8 % a 21,3 % e ganho de potência na faixa de 9,4 dB a 15,7 dB.

Palavras-chave: Transformador Integrado, CMOS 130 nm, Divisor, Combinador, Amplificador de Potência.

ABSTRACT

Wireless local area network (WLAN) continuous growth requires a tradeoff between energy consumption, power and performance. As a result of technology advancement, the circuits implemented in the CMOS process have constantly been reducing its size, which make them an appealing choice for integrated transceiver circuits. Moreover, this technology is also of interest to integrated transformers implementation.

In order to attain an output power greater than the power amplifier's (PAs) input power, this work aims to associate 2 PAs. Integrated transformers in addition to power combiner can be used as impedance transformers, power splitters and single ended signal to differential transformer. Therefore, for the power association, a splitter and a power combiner made of transformers will be designed and developed, as well as a system able to associate and power reconfigure both PAs. The system reconfiguration depends on the load demand - long or short transmission distances - the PA can be switched to a lower power mode, controlling the power consumption. This system, which aims to have an output power up to two times greater than a single PA output power, will be designed to operate at 2.4 GHz in 130 nm CMOS technology.

The project first phase was to design the passive elements – splitter and combiner – made of integrated transformers. *Keysight Advanced Design System* (ADS) software was used to create the layout as well as to simulate the transformers features. The minimum insertion loss value (IL_m), obtained by the method of Moments (MoM) electromagnetic simulations, was the main criteria to evaluate the splitters/combiners. In this phase, a splitter and a power combiner with 0.8 dB and 1.06 dB loss in 2.4 GHz frequency were achieved.

The second and last phase consisted on the complete system simulation – the PAs combination, the power splitter/combiner, the bias circuits and the impedance matching networks. In this system, the amplifiers were connected in parallel and it was possible to reconfigure their power cells. Each PA has three power structures, in cascode, with different dimensions and activated by three independent signals. As a result, for 2 reconfigurable PAs association, six inputs were used to reconfigure the system and there was 64 operation modes. Of 64 modes, cases will be analyzed that present a 1 dB compression point (OCP_{1dB}), above 20 dBm, step at 1 dB in the next

modes. The outcome was obtained from the post-layout simulation using *Cadence's Virtuoso* tool. The 2 PAs combination prototype had a 20 dBm - 25,8 dBm of OCP1dB and its highest efficiency (PAE) was 7,8 % - 21,3 % and the power gain range 9,4 dB - 15,7 dB.

Keywords: Integrated Transformers, 130 nm CMOS, Splitter, Combiner, Power Amplifier.

LISTA DE FIGURAS

FIGURA 1 – CIRCUITO ESQUEMATICO SIMPLIFICADO	18
FIGURA 2 - SÍMBOLO DE UM INDUTOR	19
FIGURA 3 – MODELO DE ESPIRAS: (A) QUADRADA; (B) OCTOGONAL	21
FIGURA 4 – REPRESENTAÇÃO DO TRANSFORMADOR	22
FIGURA 5 - TIPOS DE ACOPLAMENTO: (A) VERTICAL; (B) LATERAL.....	24
FIGURA 6 - CIRCUITO SIMPLIFICADO DA COMBINAÇÃO EM SÉRIE.....	27
FIGURA 7 - LEIAUTE ENTRELAÇADO DE 4 X 1:3.....	28
FIGURA 8 - LEIAUTE DO MODELO “FIGURA 8”	28
FIGURA 9 - COMBINADOR COM PRIMÁRIOS COM METADE DA DIMENSÃO DE UMA ESPIRA	29
FIGURA 10 - COMBINAÇÃO UTILIZANDO AUTOTRANSFORMADOR	29
FIGURA 11 – CIRCUITO SIMPLIFICADO DA COMBINAÇÃO EM PARALELO.....	30
FIGURA 12 – CIRCUITO ESQUEMÁTICO DA DIVISÃO DE POTÊNCIA	31
FIGURA 13 - SEÇÃO TRANSVERSAL DA TECNOLOGIA CMRF8SF	34
FIGURA 14 – REDE DE 8 PORTAS PARA COMBINADOR	36
FIGURA 15 – LEIAUTE DO MODELO 1 – VISTA INFERIOR.....	37
FIGURA 16 - LEIAUTE 3D COM VISTA SUPERIOR DO COMBINADOR 1	37
FIGURA 17 - LEIAUTE DO MODELO 2 – VISTA INFERIOR	38
FIGURA 18 - LEIAUTE 3D COM VISTA SUPERIOR DO COMBINADOR 2.....	38
FIGURA 19 - LEIAUTE DO MODELO 3 – VISTA INFERIOR	39
FIGURA 20 - LEIAUTE 3D COM VISTA SUPERIOR DO COMBINADOR 3	40
FIGURA 21 - LEIAUTE DO MODELO 4: (A) VISTA SUPEIOR; (B) INFERIOR;.....	40
FIGURA 22 – LEIAUTE 3D DO MODELO 4 COM VISTA SUPERIOR	44
FIGURA 23 - LEIAUTE DO DIVISOR DE MODELO 1 – VISTA SUPERIOR EM 3D	47
FIGURA 24 - LEIAUTE DO DIVISOR DE MODELO 2 - VISTA INFERIOR EM 3D...	48
FIGURA 25 - LEIAUTE DO DIVISOR DE MODELO 2 – VISTA SUPERIOR EM 3D	48
FIGURA 26 - LEIAUTE DO DIVISOR DE MODELO 3 – VISTA SUPERIOR EM 3D	49
FIGURA 27 - LEIAUTE DO DIVISOR DE MODELO 4 – VISTA INFERIOR EM 3D..	50
FIGURA 28 - LEIAUTE DO DIVISOR DE MODELO 5 EM 3D: (A) VISTA SUPERIOR; (B) INFERIOR;	50
FIGURA 29 - LEIAUTE 3D DO MODELO 5 COM VISTA SUPERIOR	52

FIGURA 30 – TÉCNICA DE BLINDAGEM COM O COMBINADOR: (A) SEM TÉCNICA; (B) FLUTUANTE; (C) ATERRADA 1; (D) ATERRADA 2;	55
FIGURA 31 - TÉCNICA DE BLINDAGEM COM O COMBINADOR EM SÉRIE: (A) SEM TÉCNICA; (B) FLUTUANTE; (C) ATERRADA; (D) PLANO DE M1;	56
FIGURA 32 - DETALHES DAS TÉCNICAS DE BINDAGEM: (A) ATERRADA; (B) PLANO DE M1;	58
FIGURA 33 – REPRESENTAÇÃO EM 3D	58
FIGURA 34 – ETAPAS DO PROJETO	59
FIGURA 35 – CIRCUITO ESQUEMÁTICO DO PA DIFERENCIAL DIMENSIONADO	60
FIGURA 36 - LEIAUTE DA COMBINAÇÃO DA POTÊNCIA DE 2 PAs.....	62
FIGURA 37 - CIRCUITO ESQUEMÁTICO DA ASSOCIAÇÃO DE 2 PAS	63
FIGURA 38 - CURVAS DE LOAD-PULL PARA OS MODELOS 3 E 4	64

LISTA DE GRÁFICOS

GRÁFICO 1 - SIMULAÇÃO DOS MODELOS: (A) INDUTÂNCIA; (B) FATOR DE QUALIDADE.....	21
GRÁFICO 2 - SIMULAÇÃO DE K E ILM PARA BOBINAS ACOPLADAS VERTICAL E LATERAL	25
GRÁFICO 3 - POTÊNCIA DE SAÍDA IDEAL E REAL	32
GRÁFICO 4 - SIMULAÇÃO MOM DOS COMBINADORES: (A) L_S ; (B) L_P ; (C) k ;.....	41
GRÁFICO 5 - SIMULAÇÃO MOM DOS COMBINADORES: (A) Q_P ; (B) Q_S ;.....	42
GRÁFICO 6 - SIMULAÇÃO MOM DA PERDA DE INSERÇÃO DOS COMBINADORES	43
GRÁFICO 7 - SIMULAÇÃO DO COMBINADOR COM VARIAÇÃO EM D (A) L_P ; (B) L_S ; (C) Q_S ; (D) Q_P ; (E) PERDA;.....	44
GRÁFICO 8 - SIMULAÇÃO DO COMBINADOR COM VARIAÇÃO EM WP e WS (A) L_P ; (B) L_S ; (C) Q_P ; (D) Q_S ; (E) PERDA;.....	46
GRÁFICO 9 - SIMULAÇÃO MOM DA PERDA DE INSERÇÃO DOS DIVISORES ...	51
GRÁFICO 10 - SIMULAÇÃO DO DIVISOR COM VARIAÇÃO EM D: (A) L_P ; (B) L_S ; (C) Q_P ; (D) Q_S ; (E) PERDA;.....	52
GRÁFICO 11 - SIMULAÇÃO DO DIVISOR COM VARIAÇÃO EM WP E WS: (A) L_P ; (B) L_S ; (C) Q_P ; (D) Q_S ; (E) PERDA;.....	54
GRÁFICO 12 - SIMULAÇÃO DA PERDA COM TÉCNICA DE BLINDAGEM.....	56
GRÁFICO 13 - SIMULAÇÃO DA PERDA COM TÉCNICA DE BLINDAGEM PARA COMBINAÇÃO EM SÉRIE.....	57
GRÁFICO 14 - SIMULAÇÃO PÓS LEIAUTE DO GANHO DE POTÊNCIA PARA A COMBINAÇÃO	66
GRÁFICO 15 - SIMULAÇÃO PÓS LEIAUTE DA PAE PARA A COMBINAÇÃO	67
GRÁFICO 16 - SIMULAÇÃO DO ESQUEMÁTICO DE GANHO DE POTÊNCIA PARA 1 E 2 PAs A 70 °C	69
GRÁFICO 17 - SIMULAÇÃO DO ESQUEMÁTICO DA PAE PARA 1 E 2 PAs A 70 °C	69
GRÁFICO 18 - SIMULAÇÃO DO ESQUEMÁTICO DO OCP1dB PARA 1 E 2 PAs .	70

LISTA DE TABELAS

TABELA 1 - RECONFIGURABILIDADE DO SISTEMA PARA ÚNICO PA DIFERENCIAL COM A LARGURA DE CANAL DOS PARES DO <i>CASCADE</i>	61
TABELA 2 - RESULTADOS PARA OS 7 MODOS DE OPERAÇÃO SELECIONADOS	66
TABELA 3 - ESTADO DA ARTE PARA COMBINAÇÃO DE POTÊNCIA.....	71

LISTA DE ABREVIATURAS OU SIGLAS E SÍMBOLOS

CI	- Circuito integrado
DAT	- Transformador ativo distribuído
ILm	- Mínima perda de inserção
MoM	- Método dos momentos
PA	- Amplificador de potência
PAE	- Eficiência de potência adicionada
PCT	- Transformadores de combinação em paralelo
RF	- Radiofrequência
SCT	- Transformadores de combinação em série
WLAN	- Rede de área local sem fio

SUMÁRIO

1 INTRODUÇÃO	16
1.1 CONTEXTO	16
1.2 OBJETIVOS	17
1.2.1 Objetivos gerais.....	17
1.2.2 Objetivos específicos.....	18
1.3 ESTRUTURA DO DOCUMENTO.....	18
2 REVISÃO DE LITERATURA	19
2.1 INDUTORES	19
2.1.1 Topologias de indutores integrados	20
2.1.2 Considerações sobre indutores.....	22
2.2 TRANSFORMADORES.....	22
2.2.1 Topologias de transformadores.....	24
2.3 COMBINADORES DE POTÊNCIA.....	25
2.3.1 Topologias de combinadores baseados em transformadores	26
2.3.1.1 TRANSFORMADORES COM COMBINAÇÃO EM SÉRIE (SCT).....	26
2.3.1.2 TRANSFORMADORES COM COMBINAÇÃO EM PARALELO (PCT)	29
2.3.2 TOPOLOGIAS DE DIVISORES	30
2.4 AMPLIFICADORES DE POTÊNCIA	31
2.4.1 Ponto de compressão do ganho de 1 dB (OCP_{1dB}).....	32
2.4.2 Eficiência de potência adicionada (PAE).....	32
3 PROJETO DE COMBINADORES E DIVISORES	34
3.1 TECNOLOGIA CMOS	34
3.2 SIMULAÇÃO ELETROMAGNÉTICA.....	35
3.3 PROTÓTIPOS DE COMBINADORES DE POTÊNCIA	36
3.3.1 Combinador selecionado.....	43
3.4 PROTÓTIPOS DE DIVISORES DE POTÊNCIA	46
3.4.1 Divisor Selecionado.....	51
3.5 TÉCNICA DE BLINDAGEM.....	54
4 SISTEMA DE COMBINAÇÃO DE POTÊNCIA	59
4.1 METODOLOGIA.....	60
4.2 PA UNITÁRIO	60
4.3 LEIAUTE	61

4.4 SIMULAÇÕES.....	62
4.4.1 Resultados da simulação de Pós-Leiaute – Combinação 2 PAs.....	65
4.4.2 Resultados de 1 PA diferencial	68
4.5 ESTADO DA ARTE	70
5 CONCLUSÃO	73
6 RECOMENDAÇÕES PARA TRABALHOS FUTUROS.....	75
REFERÊNCIAS.....	76
APÊNDICE A – RESULTADOS DE SIMULAÇÃO PÓS-LEIAUTE	79

1 INTRODUÇÃO

1.1 CONTEXTO

Durante a última década, o campo de atuação das comunicações móveis está em constante crescimento, exigindo conexões sem fio onipresentes (GUIMARAES; KLIMACH; BAMPI, 2017). Este progresso alavancou o desenvolvimento e a necessidade de transceptores em circuitos integrados (CIs) (KIM; LEE; HONG, 2016). Particularmente nessa era sem fio, moderna, grandes esforços estão sendo aplicados e estudados para essa missão (HALDI et al., 2008), que incluem aplicações em dispositivos GSM, Bluetooth além da comunicação local sem fio (WLAN), entre outras (YANG; CHEN; CHEN, 2014).

Nesse crescimento contínuo por comunicações sem fio, propõem-se soluções para a integração de um grande número de componentes em um único *chip* (AN et al., 2008). Devido à crescente miniaturização possibilitando alto nível de integração, a tecnologia CMOS se torna um atrativo na escolha de processo para implementar transceptores integrados (GUIMARAES; KLIMACH; BAMPI, 2017) visando altas frequências (AHN et al., 2016).

O processo CMOS, atualmente, é a solução mais bem sucedida para integração dos blocos do transceptor. Porém, o processo apresenta algumas desvantagens: perdas com substrato condutor, baixo fator de qualidade (Q) para indutores, baixa tensão de ruptura dos transistores e escassez de metais espessos (GUIMARAES; KLIMACH; BAMPI, 2017), (JAVIDAN; ATARODI; TORKZADEH, 2009), (YANG; CHEN; CHEN, 2014).

Em transmissores, o amplificador de potência (PA) pode ser considerado o elemento principal da cadeia de transmissão de um sinal. Por ser o responsável pela potência necessária para a transmissão, é o componente que mais consome energia. Por mais avanços que tenham sido feitos em projetos de PA em tecnologia CMOS, (YANG; CHEN; CHEN, 2014), alguns desafios permanecem. A baixa tensão de ruptura é o maior obstáculo na tecnologia CMOS para o PA. Isso limita a variação de carga e a potência de saída do circuito transmissor (HALDI et al., 2008; LIU; LIU; NIKNEJAD, 2006), (AN et al., 2008).

Com aumento da demanda de usuários a WLANs, acabam-se exigindo transceptores cada vez mais eficientes e com um maior alcance de transmissão. A combinação de potência é uma solução para o obstáculo de limitação de tensão nos

transistores, e para as exigências dos transceptores atuais, surgindo pesquisas consideráveis no projeto de combinação de PAs em um único chip (AHN et al., 2016)(AOKI et al., 2002). Este trabalho descreve um divisor e combinador de potência, baseado em transformadores implementados em processo CMOS de 130 nm, para associar dois PAs reconfiguráveis. Esses elementos passivos requerem maior atenção nas técnicas de leiaute, visando uma diminuição na perda de inserção bem como na ocupação de área de silício (KIM; LEE; HONG, 2016), (JAVIDAN; ATARODI; TORKZADEH, 2009).

Nas últimas décadas, muitos projetos de divisores/combinadores de potência têm sido relatados (JAVIDAN; ATARODI; TORKZADEH, 2009), (AHN et al., 2017). E conforme se associa tensão ou corrente, a combinação pode ser em série ou paralela, respectivamente.


Transformadores também podem ser aplicados em dispositivos que realizam a divisão de potência; transformação de impedâncias; bem como na relação de transformação de um sinal simples em diferencial e também como elementos na rede de casamento de impedâncias. Combinação de potência por transformadores vem se mostrando uma técnica com resultados bem sucedidos para superar os limites da tecnologia CMOS e, aplicada a reconfigurabilidade do sistema, apresenta um aumento da potência de saída com acréscimos na eficiência (AHN et al., 2017), (AHN et al., 2016), (ZHAO; REYNAERT, 2015).

1.2 OBJETIVOS

1.2.1 Objetivos gerais

Realizar o projeto de um divisor e um combinador de potência em tecnologia CMOS 130 nm, representado na FIGURA 1, para fazer a associação de dois PAs reconfiguráveis com operação em 2,4 GHz. Conforme a FIGURA 1 realizar a reconfiguração dos dois PAs para analisar e selecionar os modos com melhor desempenho, melhorando a linearidade e eficiência do sistema.

FIGURA 1 - CIRCUITO ESQUEMATICO SIMPLIFICADO



FONTE: O autor (2019)

1.2.2 Objetivos específicos

- Comparação de arquiteturas de divisores e combinadores.
- Projetar os elementos passivos, visando tanto menor consumo de área de silício como desempenho do dispositivo.
- Realizar o leiaute do circuito projetado.
- Realizar e analisar os resultados da reconfigurabilidade do sistema com a combinação de amplificadores.
- Comparar resultados oriundos da associação de PAs com uma única célula.

1.3 ESTRUTURA DO DOCUMENTO


O trabalho estrutura-se em 4 capítulos. O capítulo inicial versa sobre o contexto dos combinadores e define os objetivos da pesquisa. O capítulo 2 apresenta uma revisão da literatura e fundamentação teórica de indutores, transformadores e PAs, com tópicos relacionados ao formato do enrolamento, bem como conceitos sobre outros parâmetros das bobinas e as principais métricas de um amplificador. Posteriormente à fundamentação teórica, o capítulo 3 apresenta o projeto e simulação dos divisores e combinadores. Na etapa seguinte, o capítulo 4 descreve a elaboração do esquemático de leiaute da associação de PAs e os testes de validação com o auxílio da ferramenta Virtuoso. Para finalizar, os capítulos 5 e 6 apresentam as conclusões e as recomendações para trabalhos futuros, respectivamente.

2 REVISÃO DE LITERATURA

2.1 INDUTORES

Os indutores são elementos passivos que se constituem basicamente por uma bobina formada por um conjunto de espiras interconectadas. A FIGURA 2 expõe um indutor de dois terminais, sendo as referências positivas e negativas nas extremidades da bobina, terminal 1+ e 1- respectivamente. Alguns casos podem apresentar um outro terminal, fisicamente, localizado no centro da bobina, conectado geralmente ao sinal de terra ou à tensão de alimentação (VDD).

FIGURA 2 - SÍMBOLO DE UM INDUTOR



FONTE: O autor (2019)

Como caracterização desse elemento tem-se a indutância (L) e fator de qualidade (Q) como principais métricas de avaliação para o indutor. A indutância pode ser mensurada como:

$$L = \frac{\text{Im}(Z_{11})}{2\pi f} \quad (1)$$

sendo Z_{11} uma impedância, representada por um número complexo, vista pelos terminais 1+ e 1-. A parte imaginária desta impedância, $\text{Im}(Z_{xx})$, corresponde basicamente à indutância, sendo inversamente proporcional a frequência (f). A indutância depende da geometria bem como das dimensões externa e interna da bobina, diretamente relacionada ao diâmetro externo e ao número de espiras do enrolamento com uma relação inversa na dimensão da largura das trilhas.

Outra métrica extremamente relevante é o fator de qualidade (Q), que pode ser descrita da seguinte forma:

$$Q = \frac{\text{Im}(Z_{11})}{\text{Re}(Z_{11})} \quad (2).$$

Como a indutância, este também está relacionado com a geometria das bobinas (NIKNEJAD, 2007). As características físicas e o tipo de material utilizado são os

principais responsáveis pela resistência do indutor (representado pela parte real do parâmetro Z_{11}), diminuindo o Q . Este fator pode ser compreendido pela razão entre energia armazenada (parte imaginária da impedância) e a energia dissipada (parte real da impedância) devido às resistências parasitas.

Principalmente em indutores integrados, os aspectos mais importantes são área de silício e o fator de qualidade para aplicações em radiofrequência (RF) (VANUKURU, V. N. R.; GROVES, 2015). Um fator que tende a baixar consideravelmente o fator Q são trilhas estreitas, aumentando a resistência da bobina (VANUKURU, V. N. R.; GROVES, 2015). Outra peculiaridade no leiaute dos indutores e transformadores é o tipo de metal utilizado nas trilhas. Metais com nível de metalização mais alto da tecnologia e maior distância para o substrato resultam em um menor acoplamento capacitivo, com maior desempenho no Q . Este fator é uma das principais características para indutores (AN et al., 2007).

2.1.1 Topologias de indutores integrados


Com relação à estrutura de indutores, o formato dos enrolamentos interfere em todas as características mensuráveis destes elementos. Os formatos tradicionais vistos na literatura são quadrado, octogonal, hexagonal e circular (VANUKURU, V. N. R.; GROVES, 2015). O formato circular não pode ser confeccionado na tecnologia CMOS devido aos limites de fabricação (NIKNEJAD, 2007). O formato hexagonal contribui para minimizar o acoplamento negativo entre bobinas adjacentes (LIU, G., 2008). Porém, decorrente dos ângulos de 120° , ocorre uma degradação do Q , (LIU et al., 2008) e por isso não é muito aplicado na literatura.

Bobinas quadradas tendem a possuir maior valor de L , e com o formato octogonal é possível obter maior valor de Q (NIKNEJAD, 2007). O modelo octogonal possui alto fator Q (LIU et al., 2008), graças à menor quantidade de resistências e capacitâncias parasitas, contribuindo com menores perdas nas espiras.

Tendo essas informações, realizou-se uma simulação no *Keysight ADS* com simulações usando o método dos momentos (MoM), as quais serão detalhadas nesta seção, com o intuito de validar essas características. Pelos motivos acima detalhados, excluem-se os formatos circular e hexagonal. É apresentado na FIGURA 3 o leiaute dos dois modelos escolhidos para testar a influência das características físicas nos parâmetros L e Q . Esta comparação de formatos envolve áreas externas equivalentes,

em (a), o formato quadrado com diâmetro externo de 200 μm e largura da trilha de 10 μm ; em (b) o formato octogonal com dimensões idênticas ao modelo quadrangular.


FIGURA 3 – MODELO DE ESPIRAS: (A) QUADRADA; (B) OCTOGONAL



FONTE: O autor (2019)

Esses valores dimensionais das bobinas foram escolhidos arbitrariamente, pois o objetivo é analisar as métricas L e Q , que resultarão apenas pelo diferente formato do enrolamento, e compará-las. Uma única espira foi confeccionada, para simplificar a implementação. A simulação da L e do Q está representada no GRÁFICO 1, com a cor vermelha e azul para formato octogonal e quadrado, respectivamente. Analisando para a frequência de operação de 2,4 GHz, a maior indutância entre os dois modelos, 417 pH para o quadrado, e a menor, 372 pH para o octogonal. Um fator de 10 para o octogonal, maior que para o quadrado, 9,2.

GRÁFICO 1 - SIMULAÇÃO DOS MODELOS: (A) INDUTÂNCIA; (B) FATOR DE QUALIDADE



FONTE: O autor (2019)

Esta prática comprovou um maior Q para o modelo octogonal e maior L para o quadrado, conforme a literatura (LIU et al., 2008), (NIKNEJAD, 2007). Portanto, para

os indutores, transformadores e divisores/combinadores será utilizado, neste trabalho, o formato octogonal para as espiras.

2.1.2 Considerações sobre indutores


Normalmente indutores com muitas espiras são degradados pelo acoplamento magnético negativo, entre os lados opostos do indutor, devido à proximidade entre duas espiras, (AN et al., 2008). Este acoplamento é decorrente dos sentidos opostos das correntes que percorrem duas trilhas. Assim, o Q para os indutores é reduzido, conforme aumenta a quantidade de espiras (JAVIDAN; ATARODI; TORQZADEH, 2009). O valor da frequência ressonante da bobina diminui conforme resulte em uma maior capacitância parasita (JAVIDAN; ATARODI; TORQZADEH, 2009). Na frequência de ressonância o indutor ressoa com sua própria capacitância parasita, e o indutor começa a possuir característica capacitiva (PAK et al., 2010).

2.2 TRANSFORMADORES

A principal diferença entre indutores e transformadores é o acréscimo de uma segunda bobina, referenciada como secundário. Serão acrescentados os parâmetros de indutância secundária L_S e o fator de qualidade secundário Q_S , que são mensuráveis do mesmo modo que para o enrolamento primário.

Uma representação simplificada de um transformador pode ser vista na FIGURA 4, em que os terminais 1+ e 1- representam a bobina do lado primário do transformador, com n espiras tendo a indutância L_P . As terminações, 2+ e 2-, referenciam a bobina secundária com m espiras no enrolamento de indutância L_S .

FIGURA 4 – REPRESENTAÇÃO DO TRANSFORMADOR



FONTE: O autor (2019)

Três métricas são adicionados para a avaliação do transformador: indutância mútua (M); fator de acoplamento (k) e a perda mínima de inserção (ILm).

Para o funcionamento do transformador, as duas bobinas necessitam estar próximas. Devido a essa proximidade, a corrente que flui por uma das bobinas influencia magneticamente a corrente que circula na outra, (AN et al., 2008), (PAK et al., 2010), resultando na indutância mútua entre as duas bobinas. Ela pode ser caracterizada como a energia armazenada entre a bobina primária (porta 1) e bobina secundária (porta 2), representada por $\text{Im}(Z_{12})$, e inversamente proporcional à frequência de operação. Conforme pode ser datalhada:

$$M = \pm \frac{\text{Im}(Z_{12})}{2\pi f} \quad (3)$$

nota-se que a indutância mútua pode ser positiva ou negativa, caso os fluxos nas bobinas tenham sentidos opostos (PAK et al., 2010).

Derivado da indutância mútua, o acoplamento magnético também é a resposta do fluxo magnético decorrente de bobinas próximas, com esta representação matemática

$$k = \frac{M}{\sqrt{L_P \cdot L_S}} \quad (4).$$

O acoplamento está diretamente relacionado com M , e inversamente relacionado à raiz quadrada da multiplicação das indutâncias (L_P e L_S). A escala do acoplamento, entre 0 e 1, representa, respectivamente, acoplamento nulo e máximo acoplamento. Fisicamente esta métrica pode ser relacionada com a maior área de sobreposição entre os enrolamentos primário e secundário, e também com a menor distância entre eles.

A métrica mais relevante para a caracterização de transformadores integrados é a perda mínima de inserção. A ILm pode ser mensurada a partir do k e Q , e corresponde à atenuação que o transformador injeta no circuito, quando as duas portas da entrada do transformador estão conectadas a uma impedância do seu complexo conjugado, realizando um casamento de impedâncias perfeito. Também conhecido como a perda do transformador, esta deve ser atenuada com a escolha da topologia dos transformadores, bem como com as dimensões físicas das espiras, para não comprometer o desempenho do divisor/combinador de potência.

A perda de inserção pode ainda ser interpretada como a razão entre a energia fornecida à carga e energia fornecida ao circuito, ou seja, que foi dissipada, (JAVIDAN;

ATARODI; TORKZADEH, 2009), (GUIMARAES; KLIMACH; BAMPI, 2017). Em (HALDI et al., 2008), a ILm , que depende exclusivamente de $Q_{P,S}$ e k , está demonstrada desta maneira:

$$ILm = \frac{1}{1 + \frac{2}{Q_P Q_S k^2} + 2 \sqrt{\frac{1}{Q_P Q_S k^2} \left(1 + \frac{1}{Q_P Q_S k^2}\right)}} \quad (5).$$


Observa-se que esta perda pode ser aprimorada aumentando o fator de qualidade dos enrolamentos ou aumentando o acoplamento entre os enrolamentos.

2.2.1 Topologias de transformadores

A escolha do formato octogonal para as bobinas foi baseada na simulação de dois modelos com diferentes estruturas, apresentados na seção 2.1.1. O modelo octogonal apresentou maior valor de Q , deste modo, contribuindo para uma menor perda em comparação ao modelo quadrado. Outra característica física é o posicionamento entre os enrolamentos do lado primário e secundário, interferindo principalmente no valor de k (LIU et al., 2008). Este arranjo pode ser realizado de duas maneiras, vertical ou lateral, resultando na forma de como os enrolamentos estarão acoplados.

Com o intuito de validar tal conceito de acoplamento, foram propostos dois protótipos com o modelo octogonal de uma única espira. Com dimensões físicas idênticas, diâmetro externo e largura de trilha, de $200 \mu\text{m}$ e $10 \mu\text{m}$, e um espaçamento de $5 \mu\text{m}$ para o modelo lateral, representados na FIGURA 5. No modelo com acoplamento vertical, em (a), necessariamente as bobinas primária e secundária são de níveis diferentes. O modelo em (b), com acoplamento lateral, possui a vantagem

FIGURA 5 - TIPOS DE ACOPLAMENTO: (A) VERTICAL; (B) LATERAL




FONTE: O autor (2019)

de poder ser confeccionado com a mesma camada de metal. O modelo lateral possui a vantagem de apresentar um acoplamento idêntico entre as bobinas e o substrato, quando forem do mesmo metal (LIU et al., 2008)

Para validá-los, foi realizada a simulação do k , com as curvas representadas no GRÁFICO 2. O acoplamento vertical (azul) é maior que para o acoplamento lateral (verde), 0,70 e 0,54, respectivamente. Conforme a equação (5), um maior k , representou uma menor perda, 1,30 dB, e consequentemente menor k obteve uma perda maior, 1,90 dB, plotado no GRÁFICO 2 (b).

Para melhorar o acoplamento magnético, uma topologia com sobreposição de metais (LIU et al., 2008) apresentou uma melhora de aproximadamente 0,2 no acoplamento e de 0,6 dB na perda. Com base nos relatos teóricos e práticos, transformadores com formato octogonal e acoplamento vertical serão adotados nos projetos de divisores/combinadores neste trabalho.

GRÁFICO 2 - SIMULACAO DE K E ILM PARA BOBINAS ACOPLADAS VERTICAL E LATERAL



Fonte: O autor (2019)

2.3 COMBINADORES DE POTÊNCIA

Normalmente os combinadores de potência podem ser constituídos por linhas de transmissão (LAI, 2006),(AN et al., 2008) e ou, formado por transformadores integrados. Em (LIU et al., 2008) foi demonstrado um alto desempenho de transformadores integrados, se comparados a transformadores compostos por linhas de transmissão. Uma das técnicas mais difundidas de combinação de energia, combinador Wilkinson, requer linhas de transmissão com um quarto de comprimento

de onda (AN et al., 2008). Porém, elementos passivos baseados em linhas de transmissão são geralmente extensos sendo muito maiores que transformadores e geralmente são limitados a operar em baixas frequência (LAI, 2006), (AN et al., 2008). Devido a isso, os transformadores integrados serão adotados como solução tanto para combinação como divisão de potência.

2.3.1 Topologias de combinadores baseados em transformadores

Os transformadores integrados possuem algumas vantagens, facilidade de implementação, compatibilidade de integração na tecnologia CMOS, capacidade de associar amplificadores com intuito de melhorar a eficiência, ganho e alcance de potência. Portanto, tornam os transformadores para combinadores/divisores de potência uma excelente alternativa para realizar a combinação de potência (AN et al., 2008), (SON et al., 2019).

Há muito tempo combinadores de potência baseados em transformadores já eram utilizados para associação de PAs (MCRORY; RABJOHN; JOHNSTON, 1999) e também a combinação baseada em linhas de transmissão (SHIRVANI; SU; WOOLEY, 2002). Entre eles, os transformadores têm sido amplamente utilizados como um dispositivo tanto para dividir como combinar a potência (CHEUNG; LONG, 2005), (LIU et al., 2008).


Conforme a tensão ou a corrente são combinados na carga, estes dispositivos podem ser categorizados em combinadores de potência em série (SCT) ou combinação paralela (PCT), respectivamente, (JAVIDAN; ATARODI; TORKZADEH, 2009). O transformador ativo distribuído (DAT) (AN et al., 2008) e o transformador paralelo-primário em (AN et al., 2007),(LEE et al., 2007) são exemplos de estruturas de combinação em série e paralela, respectivamente.

2.3.1.1 TRANSFORMADORES COM COMBINAÇÃO EM SÉRIE (SCT)

Um dos dois principais modos de realizar a combinação de potência, a combinação em série com transformadores é ilustrada na FIGURA 6 (PYE; HELLA, 2011). Nesta configuração, uma associação de 2 ou mais PAs diferenciais é realizada através dos enrolamentos primários dos combinadores representados pelos transformadores Trafo₁ e Trafo₂. A soma das tensões é realizada pelos enrolamentos

secundários destes transformadores, associados em série, e entregue à carga (R_L). Neste modelo tradicional, cada enrolamento primário está acoplado a um enrolamento secundário.

FIGURA 6 - CIRCUITO SIMPLIFICADO DA COMBINAÇÃO EM SÉRIE



Fonte: Adaptado de PYE & HELLA (2011)


O posicionamento de forma paralela dos PAs pode facilitar o acionamento ou desligamento destes. Alguns estágios de amplificação podem ser desativados, dependendo da potência de transmissão visada ou conforme a taxa de transmissão, controlando o consumo da fonte, com o aprimoramento da eficiência (HALDI et al., 2008), (LIU; LIU; NIKNEJAD, 2006).

Além de somar as tensões individuais dos amplificadores, os combinadores também realizam uma transformação de impedância (HALDI et al., 2008). Observa-se que os enrolamentos secundários de cada transformador conduzem a mesma corrente, devido à configuração em série, com todos os PAs acoplados magneticamente um ao outro.

No trabalho apresentado por (BELABAD; MASOUMI; ASHTIANI, 2012), tem-se um exemplo da arquitetura SCT com 4 PAs. Para a associação, utilizaram-se espiras de formato quadrado e entrelaçadas, somando as potências em único secundário de 3 espiras, conforme a FIGURA 7. A técnica de somar potências com um único enrolamento secundário é o detalhe diferente do aplicado normalmente no modelo tradicional de combinador (FIGURA 6). Quando o objetivo de se utilizar

combinador de potência é aumentar a potência de saída, na maioria dos casos, são necessárias muitas espiras no enrolamento secundário, exemplificado na FIGURA 7.


FIGURA 7 - LEIAUTE ENTRELAÇADO DE 4 X 1:3



FONTE: (BELABAD; MASOUMI; ASHTIANI, 2012).

Alguns trabalhos apresentam a combinação de potência com a configuração denominada de “figura 8”, como em (HALDI et al., 2008), conforme a FIGURA 8. Com o acoplamento lateral associado a uma técnica com um enrolamento primário derivado em duas espiras, fazendo com que o enrolamento secundário esteja cercado entre os enrolamentos primários, assim obteve uma baixa perda. Um diferencial específico para esse leiaute é a inserção, na extremidade lateral da bobina secundária, da saída do combinador, que normalmente é localizada no centro do combinador, gerando simetria no leiaute.

FIGURA 8 - LEIAUTE DO MODELO “FIGURA 8”



FONTE: (HALDI et al., 2008).

O modelo representado na FIGURA 9, (CHEUNG; LONG, 2005) apresenta espiras do enrolamento primário com metade da dimensão de uma espira completa, técnica utilizada para altas frequência. Conforme aumenta a frequência de operação,

as dimensões das trilhas podem ser diminuídas, devido ao menor comprimento de onda. Porém, este modelo possui um imperfeito acoplamento magnético entre os enrolamentos primário e secundário, que pode haver uma maior perda no combinador.

FIGURA 9 - COMBINADOR COM PRIMÁRIOS COM METADE DA DIMENSÃO DE UMA ESPIRA





FIGURA 10 - COMBINAÇÃO UTILIZANDO AUTOTRANSFORMADOR




FONTE: (AHN et al., 2017).

Em todos os trabalhos apresentados até aqui os PAs são conectados em paralelo nos enrolamentos primários dos transformadores que constituem o combinador. Um trabalho com resultados diferenciados, (AHN et al., 2017), possui um PA conectado na bobina secundária. Essa bobina acaba sendo a mesma que contribui para o somatório das potências, desta forma funcionando como autotransformador, este PA estará sempre ativo. Este modelo representado na FIGURA 10 admite somente a reconfiguração dos PAs que estão do lado primário dos transformadores (PA_B e PA_C).

2.3.1.2 TRANSFORMADORES COM COMBINAÇÃO EM PARALELO (PCT)

A configuração da soma de potências em paralelo com transformadores (PYE; HELLA, 2011) está representada na FIGURA 11. A associação de 2 ou mais PAs diferenciais estão posicionados em paralelo nos enrolamentos primários dos combinadores representados pelos $Trafo_1$ e $Trafo_2$, como para o modelo SCT. A soma das correntes, entregue à carga (R_L), é realizada pelos enrolamentos secundários dos transformadores associados em paralelo. Semelhante ao SCT, neste modelo, cada bobina primária é acoplada a uma bobina no secundário.

FIGURA 11 – CIRCUITO SIMPLIFICADO DA COMBINAÇÃO EM PARALELO




Fonte: Adaptado de PYE & HELLA (2011)

Nesta configuração, ocorre a soma das correntes de todos os PAs, assim a impedância de entrada do combinador é incrementada conforme o aumento de elementos associados (ZHAO; REYNAERT, 2015).

2.3.2 TOPOLOGIAS DE DIVISORES

Um combinador de potência, conforme posicionado, também pode ser aplicado para a função de divisão de potência. A representação de um modelo de divisor mais utilizado na literatura é apresentada na FIGURA 12. Um sinal diferencial representado por RF_{IN+} e RF_{IN-} percorre a bobina primária do divisor, que está acoplada magneticamente com as duas bobinas da parte secundária do transformador.

FIGURA 12 – CIRCUITO ESQUEMÁTICO DA DIVISÃO DE POTÊNCIA



Fonte: Adaptado de YANG & CHEN (2014)

Conforme a FIGURA 12, este divisor possui duas saídas diferenciais, ou seja, dois caminhos resultantes da divisão do sinal de entrada, que fornecerão o sinal de entrada para os PAs diferenciais (PA₁ e PA₂). Como o objetivo não é um incremento da potência de saída do componente passivo, não são necessárias grandes quantidades de espiras nos secundários do dispositivo (YANG; CHEN; CHEN, 2014). Esse elemento, em alguns casos, pode ser projetado para uma relação de transformação de 1:1, desde que proporcione uma divisão igualitária da potência de entrada, isolamento e mínimo desvio de fase entre os dois caminhos da saída do divisor (LAI, 2006).

2.4 AMPLIFICADORES DE POTÊNCIA


Em transmissores de radiofrequência, o PA, por se localizar no fim da cadeia de transmissão, pode ser considerado o elemento mais importante da rede de transmissão. Basicamente é responsável por fornecer energia suficiente para transmitir um sinal através de uma antena, com o mínimo de distorção. São muitas as métricas utilizadas para avaliar um PA, exigindo um compromisso principalmente entre ganho, potência de saída, linearidade, eficiência e estabilidade. Para avaliação e comparação entre PAs, serão analisadas a eficiência e a linearidade, as métricas mais comuns de ponderação.

2.4.1 Ponto de compressão do ganho de 1 dB (OCP_{1dB})

O OCP_{1dB} é uma métrica importante, utilizada para qualificar a linearidade do amplificador. Quando o PA é excitado por um sinal com uma potência de entrada (P_{IN}), entregará uma potência de saída (P_{OUT}) proporcional, maior que a entrada, devido ao ganho de potência (ZHAO; REYNAERT, 2015).

Esse fenômeno está representado no GRÁFICO 3, no qual o comportamento ideal (reta azul), em algum momento se diferencia do comportamento real (curva vermelha), chegando ao valor máximo de potência de saída, conhecido como potência de saturação. Essa discrepância ocorre devido à arquitetura do PA, a impedâncias parasitas e limites da integração (ZHAO; REYNAERT, 2015). O PA atua linearmente até um determinado valor de P_{IN} , a partir deste momento opera como não linear. O ponto de compressão de 1 dB é o ponto em que o comportamento da P_{OUT} se desvia em um 1 dB do comportamento linear.

GRÁFICO 3 – POTÊNCIA DE SAÍDA IDEAL E REAL



Fonte: O autor (2019).

2.4.2 Eficiência de potência adicionada (PAE)

A PAE é uma medida de eficiência que indica uma certa quantidade de energia consumida para entregar uma certa potência, com impacto na vida útil das baterias em equipamentos móveis (LAI, 2006).

Para mensuração da PAE, é necessário realizar a razão da subtração da potência de saída (P_{out}) com a potência de entrada (P_{in}), pelo consumo de energia na fonte de alimentação (P_{DC}): Esta métrica é matematicamente disposta como:

$$PAE = \frac{(P_{out} - P_{in})}{P_{DC}} . \quad (6)$$


Projetos de PAs convencionais possuem uma PAE máxima apenas em um único nível de potência, geralmente próximo à potência de saturação. Conforme a P_{OUT} se afasta da máxima potência, a PAE geralmente decai rapidamente. Em (ZHAO; REYNAERT, 2015), como solução, propõe-se a reconfiguração dos PAs, também aplicado neste trabalho. Deste modo a PAE acompanha crescentemente a P_{OUT} , pois para cada modo de operação terá um diferente consumo da fonte, resultado da reconfiguração dos PAs.

3 PROJETO DE COMBINADORES E DIVISORES

3.1 TECNOLOGIA CMOS

A tecnologia utilizada foi a CMOS 130 nm, para aplicações de RF da *Global Foundries*. Possui oito camadas de metais utilizadas e sete vias utilizadas para conexão entre dois metais adjacentes, camadas de metais e vias estão representadas na FIGURA 13. Este processo possui três camadas finas (M1, M2, M3), duas camadas médias (MQ e MG) e tres camadas consideradas grossas (LY, E1, MA). As camadas mais espessas são as camadas mais alta da tecnologia, em um projeto de RF, essas camadas geralmente estão disponíveis para o projeto de elementos passivos, (LIU et al., 2008), como indutores e transformadores.

FIGURA 13 - SEÇÃO TRANSVERSAL DA TECNOLOGIA CMRF8SF



Fonte: O autor (2019).

Na implementação física dos componentes passivos, comportamentos não ideais como efeito pelicular (AN et al., 2008), acoplamento com o substrato e capacitância parasita entre os enrolamentos dos transformadores contribuem para

degradação do desempenho destes. Simplificadamente, o efeito pelicular está diretamente relacionado com uma distribuição da corrente elétrica que ocorre de maneira não uniforme em superfícies condutoras. De modo que a concentração de carga está localizada na superfície de um material condutor que em comparação com o núcleo.

Uma maneira de minimizar as perdas relacionadas com o layout físico, principalmente em indutores, é projetar as espiras com o nível de metalização mais alto da tecnologia. Desta maneira, apresentará baixa resistência, pois são metais espessos e também contribuirá com menor acoplamento com o substrato, aumentando a distância entre eles.

Cuidado especial deve ser considerado na utilização da camada LY, a terceira camada mais alta da tecnologia. Por possuir espessura inferior às camadas MA e LY, aproximadamente oito vezes menor que as duas camadas mais altas, resulta em grande aumento na resistência de uma trilha.

3.2 SIMULAÇÃO ELETROMAGNÉTICA


As simulações eletromagnéticas necessárias para parametrizar os elementos passivos são realizadas pelo *Keysight ADS* com simulações com o método MoM. O método dos momentos permite caracterizar o comportamento elétrico e determinar os efeitos de acoplamento, efeitos parasitas, entre outros, com resultados de simulação rápidos e precisos.

Nesse método, as equações eletromagnéticas de Maxwell são transformadas em equações integrais (“RFDE Momentum”, 2008). Resolvem-se as funções de Green para caracterizar o substrato em uma faixa de frequência. Para facilitar a solução das funções, uma rede padronizada de retângulos, triângulos e polígonos é utilizada para discretizar em pequenas áreas, facilitando os cálculos.

A simulação, resultado da caracterização do substrato em conjunto com a rede padronizada de polígonos, calcula as correntes dos elementos, que são utilizadas na base para o cálculo da matriz de espalhamento, parâmetros S (“RFDE Momentum”, 2008). Com este resultado da simulação MoM é gerado um arquivo com os parâmetros S do elemento passivo, contendo todas as informações necessárias para a sua caracterização. Por exemplo, o transformador, um dispositivo com duas portas terá uma matriz S com quatro elementos: S11, S12, S21 e S22. Porém, o

combinador projetado neste trabalho, é um dispositivo com 8 portas, representado na FIGURA 14. As portas 1 e 2 são referências para a entrada do sinal de um PA, e as portas 3 e 4 para receber o sinal do segundo PA, para associá-los. As portas numeradas em 5 e 6 é realizada a combinação de potência, e nos terminais 7 e 8 é destinada a polarização dos enrolamentos primários do combinador conectando-os ao VDD. Para realizar a simulação a nível de esquemático, também no *ADS*, é necessário previamente a simulação eletromagnética com a geração do arquivo com os parâmetros S, que para esse caso, o arquivo possui uma extensão em “.s8p”, devido as 8 portas do combinador. A extração das métricas Q , k , M , L e ILm e quaisquer outras é realizada a partir da configuração da FIGURA 14. Para isso, no ambiente de simulação é necessário realizar uma transformação de parâmetros S para parâmetros Z. As métricas serão extraídas simplesmente com a montagem das equações (1 a 6). Por exemplo, para extrair o Q_S do combinador da FIGURA 14, com a equação (2), faz-se a parte imaginária de $Z(33)$ com a divisão pela parte real de $Z(33)$.

FIGURA 14 – REDE DE 8 PORTAS PARA COMBINADOR




Fonte: O autor (2019).

3.3 PROTÓTIPOS DE COMBINADORES DE POTÊNCIA

A combinação SCT normalmente gera alta potência, se comparada à técnica em PCT (LAI, 2006). Serão apresentados alguns dos principais modelos de combinadores de potência utilizando a configuração SCT.


A partir do modelo da FIGURA 6, tem-se o modelo 1 de combinador com dois transformadores associados em série, com cada bobina primária acoplada a uma bobina secundária. Este modelo é ilustrado na FIGURA 15, com o formato octogonal e acoplamento vertical, escolhidos como características físicas para todos os modelos deste trabalho. Um dos transformadores possui um primário referenciado em 1+ e 1-, e o outro em 2+ e 2-, confeccionados com apenas uma bobina com espessura de 40 μm em metal MA. Cada primário possui uma polarização conectada ao terminal de alimentação (VDD). Os secundários formados por 3 espiras de metal E1, com espessura de 10 μm e espaçamento de 5 μm , estão conectados em série, com saídas em Out+ e Out-. Cada transformador possui um diâmetro externo de 200 μm e um espaçamento de 30 μm entres os transformadores.

FIGURA 15 – LEIAUTE DO MODELO 1 – VISTA INFERIOR



Fonte: O autor (2019).

FIGURA 16 - LEIAUTE 3D COM VISTA SUPERIOR DO COMBINADOR 1




Fonte: O autor (2019).

O espaçamento de 30 μm entre os dois transformadores é necessário para diminuir o acoplamento magnético negativo, visto que aumenta a distância entre eles. Adicionando uma rotação angular de 30 $^\circ$ para cada transformador adjacente, também com o objetivo de minimizar o acoplamento negativo. Com esta rotação, as correntes dos transformadores adjacentes, que têm sentidos opostos, não estarão paralelamente alinhados.

A partir deste modelo, foi testado um combinador com 4 espiras, modelo 2, apresentado na FIGURA 17. Outro diferencial é a aproximação dos transformadores, realizando uma rotação destes e realocando a posição da saída (Out+ e Out-), resultado da combinação realizada em série pelos enrolamentos secundários. Na FIGURA 18 está a representação em 3D do leiaute do modelo 2.

FIGURA 17 - LEIAUTE DO MODELO 2 – VISTA INFERIOR



Fonte: O autor (2019).


FIGURA 18 - LEIAUTE 3D COM VISTA SUPERIOR DO COMBINADOR 2



Fonte: O autor (2019).

Um dos enrolamentos primários é referenciado com 1+ e 1-, e o outro com 2+ e 2-, confeccionados com apenas uma bobina com espessura de 35 μm em metal MA. Cada primário possui uma polarização conectada ao terminal de alimentação VDD. Os secundários formados por 4 espiras de metal E1, com espessura de 5 μm e espaçamento de 5 μm estão conectados em série, com saídas em Out+ e Out-. Cada transformador possui um diâmetro externo de 200 μm e um espaçamento de 15 μm entres os transformadores.


Projetou-se também um protótipo de menor tamanho (1:1), com as mesmas características dos modelos anteriores. Este modelo 3, representado na FIGURA 19, possui um primário declarado em 1+ e 1-, e o outro em 2+ e 2-, confeccionados com apenas uma bobina com espessura de 40 μm em metal E1, com polarização conectada ao terminal de alimentação VDD.



Fonte: O autor (2019).

O secundário possui uma única espira confeccionada em metal MA, com espessura de 40 μm , com terminais em Out+ e Out-. Cada transformador possui um diâmetro externo de 350 μm e um espaçamento de 15 μm entres os transformadores. Essas dimensões foram simuladas e ajustadas para obter uma menor perda. A representação em 3D da vista superior deste modelo está na FIGURA 20.


FIGURA 20 - LEIAUTE 3D COM VISTA SUPERIOR DO COMBINADOR 3



Fonte: O autor (2019).

Entre todos os outros protótipos, o modelo 4 apresenta uma adaptação de modelos para altas frequências (CHEUNG; LONG, 2005), em que os primários são metade de uma espira. Dependendo da frequência, as bobinas podem ser metade ou até um quarto de uma espira completa. Este exemplar, com a vista superior representada na FIGURA 21 (a), mostra dois primários com metade da dimensão de uma bobina, e são confeccionados em metal MA e largura de $40\ \mu\text{m}$. Os terminais 1+ e 1-, 2+ e 2-, enrolamentos primários, recebem o sinal da saída de dois PAs, com polarização em VDD. Na FIGURA 21 (b) está representado o leiaute com a vista inferior, possui três espiras em um único secundário, com saídas Out+ e Out-. Esse modelo, com apenas um secundário, (JAVIDAN; ATARODI; TORKZADEH, 2009), não seguindo o modelo tradicional do SCT, é considerado uma técnica em série.


FIGURA 21 - LEIAUTE DO MODELO 4: (A) VISTA SUPERIOR; (B) INFERIOR;



Fonte: O autor (2019).

Para validá-los e compará-los, foi realizada uma simulação eletromagnética extraindo os parâmetros S dos combinadores, e com os parâmetros Z foram compostas as principais métricas de avaliação. As características de L_S estão plotadas no GRÁFICO 4 (a), valores para a frequência de 2,4 GHz, com maior indutância (3,1 nH) para o modelo 2, pois possui quatro bobinas no secundário, e com a menor (0,35 nH) para o modelo 3, devido à única bobina secundária. Nota-se que os modelos 1 e 4 possuem aproximadamente o mesmo valor, 1,48 nH e 1,6 nH, respectivamente, o modelo 1 possui dois enrolamentos com três espiras cada, mas com diâmetro externo de aproximadamente metade da única bobina secundária do modelo 4. Como todos os modelos apresentam uma única espira no primário, esperam-se valores de L_P extremamente inferiores aos secundários, como representados no GRÁFICO 4 (b). O fato de o modelo 4 ter apresentado 62 pH de L_P , menor valor entre todos os modelos, é consequência de possuir primários com dimensões da metade de uma espira completa. O modelo 3, apresentou o maior valor, aproximadamente 160 pH,

GRÁFICO 4 - SIMULAÇÃO MOM DOS COMBINADORES: (A) L_S ; (B) L_P ; (C) k ;




Fonte: O autor (2019).

consequência de um primário com uma espira completa e um diâmetro externo maior que modelos 1 e 2.

No GRÁFICO 4 (c) tem-se o k , de valores próximos a 2,4 GHz, com os modelos 1,2 e 3 com acoplamento de 0,76, e o modelo 4 com k um pouco abaixo, 0,74. Essa discrepância no k não é o fator determinante para escolha de um modelo na frequência de operação deste trabalho, mas para frequências acima de 3 GHz, o modelo 2 com a razão 1:1 aumenta significativamente, diferentemente dos outros três modelos. Na frequência de 4 GHz, o modelo 2 alcançou um k máximo de 0,88.

Consoante (HALDI et al., 2008), a eficiência do combinador/divisor depende de k , Q_S e Q_P . Sendo o fator de qualidade uma das principais métricas na avaliação dos indutores, plotado no GRÁFICO 5, o modelo 1 e 4, apresentaram praticamente o mesmo valor de Q_P , sendo respectivamente, 13,3 e 13,8 (modelo 1 e 4) e 7,9 de Q_S para ambos modelos. O modelo 3, com razão de transformação 1:1, disparadamente possui maiores fatores, 18,8 e 14,0, devido a sua única bobina e também por sua largura espessa, diminuindo as resistências da trilha, elevando o Q .


GRÁFICO 5 - SIMULAÇÃO MOM DOS COMBINADORES: (A) Q_P ; (B) Q_S ;



Fonte: O autor (2019).

Por conseguinte, a métrica de avaliação dos combinadores, IL_m , que será a decisiva para escolha do modelo, é plotada no GRÁFICO 6. O modelo 3, com uma perda de 0,70 dB, devido a altos valores de Q , apresentou menor perda entre esses modelos. Antagonicamente, o modelo 2, com 1,30 dB, sofreu a maior perda devido a muitas espiras com largura estreita (de 5 μm), aumentando a resistência das trilhas, diminuindo o Q . O comportamento dos modelos 1 e 4, também se mantiveram idênticos para essa métrica, 1,06 dB.

GRÁFICO 6 - SIMULAÇÃO MOM DA PERDA DE INSERCAO DOS COMBINADORES




Fonte: O autor (2019).

3.3.1 Combinador selecionado

Uma comparação entre topologias de combinadores (AN et al., 2008), demonstrou que a SCT possui uma capacidade de gerar alta potência de saída. No entanto, a alta potência de saída só pode ser alcançável quando o PA possui essa capacidade. Os combinadores selecionados são os modelos 3 e 4 por apresentarem menores perdas. O modelo 4, também pertence à classe SCT, mas com a observação de um único secundário acoplado a dois primários. Os modelos 1 e 4 apresentaram a segunda menor perda de 1,06 dB. Ambos possuem desempenhos praticamente idênticos, entre eles, optou-se pelo modelo 4 por possuir apenas um único enrolamento secundário, denotando maior economia de área. Este modelo, representado em 3D na FIGURA 22, apresentou uma técnica comumente não utilizada para frequência de 2,4 GHz, primários com a metade das dimensões do secundário. Para realizar a escolha das dimensões físicas do combinador e analisar as alterações desses parâmetros nas características dos passivos, foram realizadas simulações com variações no diâmetro externo (D), largura de trilha do primário (Wp) e secundário (Ws), conforme a FIGURA 21.


Está representada, no GRÁFICO 7, a simulação do comportamento do combinador de modelo 4, para uma variação do diâmetro externo, 250 μm , 300 μm e 350 μm . Em (a) e (b), o D é diretamente relacionado a L_P e L_S , com 350 μm (curva preta), obteve indutâncias mais altas, característica importante para os combinadores.

FIGURA 22 – LEIAUTE 3D DO MODELO 4 COM VISTA SUPERIOR



Fonte: O autor (2019).

GRÁFICO 7 – SIMULAÇÃO DO COMBINADOR COM VARIAÇÃO EM D (A) LP; (B) LS; (C) QS; (D) QP; (E) PERDA;



Fonte: O autor (2019).


Na frequência de 2,4 GHz, o maior D apresentou 13,8 e 7,8, para Q_P e Q_S , respectivamente, em (d) e (c), representando para essa frequência o maior e o menor valor. Em sendo assim, entre as três amostras simuladas o maior diâmetro apresentou a perda mínima de inserção de 1,06 dB, como demonstrada em (e)

O acoplamento das bobinas primárias é realizado com uma única bobina no secundário, sendo uma derivação da técnica SCT. A combinação de potência ocorre com a bobina secundária do transformador que, normalmente possui maior número de bobinas no secundário que ao enrolamento primário. Podem-se utilizar poucas espiras, que diminuirá a ILm (AOKI et al., 2002), mas deverá haver compensação com um maior D . Normalmente utilizam-se maiores quantidades de voltas, máximo 4, para que o diâmetro externo não seja extremamente grande, aumentando a área final do projeto. (JAVIDAN; ATARODI; TORKZADEH, 2009).

O combinador deve ser cuidadosamente projetado de modo que as correntes dos enrolamentos primários estejam na mesma direção da bobina vizinha, a fim de evitar o auto cancelamento por causa do acoplamento magnético negativo.

Na simulação com varredura de W_p e W_s pela frequência, manteve-se constante um D de 350 μm , entre as três amostras simuladas, com comportamento ilustrado no GRÁFICO 8. Todos os modelos possuem 3 espiras no secundário, com largura de trilha W_s e espaçamento entre espiras de 5 μm . O aumento da largura das trilhas resulta em uma diminuição em indutância em (a) e (b). A largura (W_p e W_s) e a espessura dos metais utilizados nas trilhas das bobinas estão diretamente relacionadas ao Q (AN et al., 2007). Normalmente, quanto menor a largura das trilhas mais resistiva é a bobina, diminuindo o Q , ilustrado em (c) e (d). Com o W_p de 31 μm (curva preta) obteve-se maior perda de inserção, sendo desconsiderada. Diversamente, as larguras de 40 e 49 μm , geraram aproximadamente, 1,06 dB de perda, representado em (e). Tendo a mesma ILm , o modelo com W_p de 40 μm apresentou maior valor de L_s , sendo recomendável para combinadores.

GRÁFICO 8 - SIMULAÇÃO DO COMBINADOR COM VARIAÇÃO EM WP E WS (A) LP; (B) LS; (C) QP; (D) QS; (E) PERDA;




Fonte: O autor (2019).

3.4 PROTÓTIPOS DE DIVISORES DE POTÊNCIA

Combinadores também podem ser utilizados como divisores de potência, simplesmente invertendo a saída com as entradas. Porém os combinadores necessitam de trilhas mais espessas devido a maior potência no enrolamento secundário. Os divisores devem possuir a capacidade de segmentar o sinal de entrada em dois iguais.

Uma das topologias mais simples é representada na FIGURA 23, em que o divisor de modelo 1, com uma bobina para o primário, recebe o sinal de entrada diferencial em DIN+ e DIN-. Há uma única bobina para cada secundário, a qual gera os sinais diferenciais, referenciados em D1+ e D1-, D2+ e D2-, para dois PAs em paralelo. As três bobinas têm largura de trilha e diâmetro externo, respectivamente, de 40 μm e 200 μm . Elas são acopladas verticalmente com metais diferentes, sendo a terceira camada mais alta (LY) e muito mais fina, contribuindo com maiores resistências no divisor.


FIGURA 23 - LEIAUTE DO DIVISOR DE MODELO 1 – VISTA SUPERIOR EM 3D



Fonte: O autor (2019).

A partir desta topologia, o modelo 2 apresenta a mesma razão de transformação que o modelo anterior, 1:1. A diferença entre os modelos é que, no modelo 2, os dois secundários são estreitos em comparação ao primário e localizados na lateral do divisor, representado na FIGURA 24. Com o intuito de avaliar esta discrepância, foi realizado um protótipo com largura de 40 μm para o primário, 5 μm para os secundários e diâmetro de 250 μm . A entrada do sinal diferencial está representada pelos sinais DIN+ e DIN-, com duas saídas da divisão referenciadas com D1+, D1- e D2+, D2-.


FIGURA 24 – LEIAUTE DO DIVISOR DE MODELO 2 – VISTA INFERIOR EM 3D



Fonte: O autor (2019).

Na FIGURA 25, tem-se a representação em 3D da vista superior. Nota-se a utilização das 3 camadas de metalização superiores da tecnologia, e visivelmente a camada LY menos espessa que as demais.


FIGURA 25 - LEIAUTE 3D DO DIVISOR DE MODELO 2 - VISTA SUPERIOR



Fonte: O autor (2019).

Como alternativa para suprimir o enrolamento com a camada resistiva LY, chegou-se ao modelo 3, com apenas duas camadas de metais (MA e E1), demonstrado na FIGURA 26. Os dois caminhos da divisão confeccionados em metal E1, separados, com terminais D1+, D1- e D2+, D2- possuem única espira com largura de $40\ \mu\text{m}$, acoplados a um único primário. Este modelo é viável em eficiência do passivo, mas não compacto o suficiente para a sua implementação.


FIGURA 26 - LEIAUTE DO DIVISOR DE MODELO 3 – VISTA SUPERIOR EM 3D



Fonte: O autor (2019).

Solucionando o problema do modelo anterior, para compactar o divisor com metade do modelo anterior, tem-se o modelo 4, representado na FIGURA 27. Com esse modelo, também constituído com apenas duas camadas da tecnologia, tem-se um único primário de $40\ \mu\text{m}$, com portas DIN+ e DIN-. Cada secundário ocupa metade da área do primário, com largura de trilha de $10\ \mu\text{m}$, uma das saídas em D1+ e D1-, e outra em D2+ e D2-. Este divisor possui diâmetro externo de $350\ \mu\text{m}$, metade da área do modelo 3. Porém, esse modelo apresenta problema devido às correntes nos ramos secundários estarem em sentidos opostos, contribuindo fortemente para o acoplamento magnético negativo.


FIGURA 27 - LEIAUTE DO DIVISOR DE MODELO 4 – VISTA INFERIOR EM 3D



Fonte: O autor (2019).

Em resposta ao acoplamento negativo da arquitetura anterior, foi proposto o modelo 5 representado na FIGURA 28. Uma configuração oposta ao modelo 4, com o intuito de anular o acoplamento magnético negativo e simultaneamente mais compacto, com razão de transformação 1:1. Com o modelo 5, cujo diâmetro externo é de 350 μm , os terminais DIN+ e DIN- recebem o sinal de entrada no enrolamento primário com largura física de 40 μm . O sinal de saída percorre uma espira de largura de 17 μm , com terminações em D1+, D1- e D2+, D2-.


FIGURA 28 - LEIAUTE DO DIVISOR DE MODELO 5 EM 3D: (A) VISTA SUPERIOR; (B) INFERIOR;



Fonte: O autor (2019).

Como critério de avaliação destes cinco modelos apresentados, a métrica de avaliação e comparação de topologias foi a IL_m . Os resultados simulados estão traçados no GRÁFICO 9, com valores referenciados em 2,4 GHz. O modelo 4 tem o pior desempenho (aproximadamente 5,5 dB), devido ao acoplamento magnético negativo. Os modelos 1 e 2 possuem valores aproximadamente iguais a 1,5 dB, com três camadas de metal. O modelo 2 se equiparou ao modelo 1, mesmo com uma estreita trilha para os secundários. A perda foi compensada com um aumento de 50 μm no diâmetro externo para o modelo 2. As menores perdas, 0,80 dB e 0,95 dB, representam respectivamente os modelos 5 e 3. O modelo 3 possui o dobro de área que o modelo 5. Como se pode ver, o modelo 5, além de compacto, tem a menor IL_m entre todos os protótipos simulados.

GRÁFICO 9 - SIMULAÇÃO MOM DA PERDA DE INSERÇÃO DOS DIVISORES




Fonte: O autor (2019).

3.4.1 Divisor Selecionado


Foi escolhido o modelo 5 (FIGURA 28), o qual apresenta uma arquitetura compacta, com bobinas do secundário entrelaçadas com única bobina primária. Semelhante ao combinador, foi realizado um estudo das alterações das características dos divisores com variação das especificações físicas: diâmetro externo (D), largura de trilha do primário (W_p) e secundário (W_s), conforme FIGURA 29.

FIGURA 29 - LEIAUTE 3D DO MODELO 5 COM VISTA SUPERIOR



Fonte: O autor (2019).

GRÁFICO 10 - SIMULAÇÃO DO DIVISOR COM VARIAÇÃO EM D: (A) LP; (B) LS; (C) QP; (D) QS; (E) PERDA;




Fonte: O autor (2019).

No GRÁFICO 10 estão expostos os resultados da simulação do divisor do modelo 5 com D em 250 μm , 300 μm e 350 μm . Quanto maior o D , maior a energia armazenada nas espiras, ilustrado em (a) e (b), não é a característica principal para escolha do D , pois as amostras se diferenciam em dezenas de pH. Na frequência de 2,4 GHz, todos têm valores de fator de qualidade semelhantes, em torno de 15 para Q_P e 10 para Q_S , representado em (c) e (d), respectivamente. O divisor com o maior D , de 350 μm apresentou a menor perda entre as amostras, 0,8 dB, ilustrado em (e), consequência de possuir maiores fatores de Q_P e Q_S .

Na simulação com variação de W_S e W_P , entre as três amostras simuladas, o GRÁFICO 11 apresenta o comportamento das principais características de divisor do modelo 5. Como em D , a variação de W_S e W_P apresentou diferença de dezenas de pH nos valores de indutâncias, ilustração em (a) e (b). A menor largura primária de 29 μm (curva vermelha), mesmo obtendo maiores valores de Q_P e Q_S , apresentou maior perda de inserção. Larguras de 39 μm e 49 μm geraram 0,8 dB e 0,76 dB, respectivamente, para IL_m a 2,4 GHz, pequena diferença representada em (e). A amostra com W_P de 39 μm alcançou maiores fatores de qualidade, por isso é a opção escolhida para implementação no circuito que realizará a combinação de 2 PAs.

GRÁFICO 11 - SIMULAÇÃO DO DIVISOR COM VARIAÇÃO EM WP E WS: (A) LP; (B) LS; (C) QP; (D) QS; (E) PERDA;




Fonte: O autor (2019).

3.5 TÉCNICA DE BLINDAGEM

As técnicas de blindagem de substrato são destinadas a melhorar o desempenho de transformadores e indutores (LEITE et al., 2009). A blindagem é uma superfície condutora atuando como um caminho de retorno para a corrente, diminuindo as perdas para o substrato (LIU et al., 2008). Normalmente sua estrutura é confeccionada com o metal de nível mais baixo da tecnologia, que pode ou não estar conectado ao terminal de terra do circuito.

Neste trabalho, foi avaliada e comparada a métrica que corresponde à perda no transformador, IL_m , para malha flutuante (sem conexão à terra) e malha aterrada. O modelo de teste para a blindagem foi o combinador simulado anteriormente, com dois primários com metade de uma bobina com largura de $40\ \mu\text{m}$, 3 espiras para único secundário com trilhas de $10\ \mu\text{m}$, e diâmetro externo de $350\ \mu\text{m}$. Inicialmente, na FIGURA 30 são apresentados alguns modelos de blindagem: em (a) a estrutura de referência sem blindagem; (b) blindagem flutuante com uma estrutura com metal M1 e M2 sobrepondo somente a área das trilhas das bobinas; em (c) com a mesma estrutura do modelo anterior, com um aterramento, conectando todos os trechos de metais de M1 e M2 a uma bobina central e ao anel de aterramento; (d) com a estrutura aterrada de modo diferente, com cada trecho de M1 e M2 conectado ao anel de aterramento, separadamente.


FIGURA 30 – TÉCNICA DE BLINDAGEM COM O COMBINADOR: (A) SEM TÉCNICA; (B) FLUTUANTE; (C) ATERRADA 1; (D) ATERRADA 2;



Fonte: O autor (2019).

Para avaliar esses modelos, observou-se a perda de inserção. Os resultados dos 4 modelos, representados no GRÁFICO 12, para 2,4 GHz, mostram que o modelo flutuante e o modelo com a estrutura de cada trecho de M1 e M2 conectado ao anel de aterramento (aterrado 2) apresentaram alterações desprezíveis, com 1,08 dB e 1,05 dB, respectivamente. O modelo aterrado 1, apresentou um grande aumento na perda, com relação ao modelo de referência sem técnica de blindagem, com 2,40 dB, provavelmente devido à grande resistência das espiras de M1 e M2.


GRÁFICO 12 – SIMULAÇÃO DA PERDA COM TÉCNICA DE BLINDAGEM



Fonte: O autor (2019).

Uma possibilidade de os resultados não terem melhorado significativamente é devido a poucas espiras dos modelos. Como possível teste, propôs-se as mesmas técnicas de blindagem para um combinador com maior quantidade de enrolamento, sendo dois secundários com 3 espiras cada. O modelo está ilustrado na FIGURA 31, em (a), modelo sem técnica de blindagem; em (b) tem-se a estrutura flutuante; em (c) o modelo aterrado e em (d) a estrutura de M1 encobrindo toda a área do combinador.

FIGURA 31 - TÉCNICA DE BLINDAGEM COM O COMBINADOR EM SÉRIE: (A) SEM TÉCNICA; (B) FLUTUANTE; (C) ATERRADA; (D) PLANO DE M1;




Fonte: O autor (2019).

No GRÁFICO 13, vê-se a simulação da IL_m , com respostas semelhantes para a faixa de 1 GHz a 5 GHz. O modelo com a estrutura de metal M1 e M2 aterrada apresentou o pior desempenho, 1,47 dB de perda, e a topologia com plano de M1, entre tais modelos, demonstrou melhor resultado com 1,33 dB.

A partir destes resultados (GRÁFICO 12 e GRÁFICO 13), sem melhorias consideráveis na perda, para os combinadores projetados, optou-se por não utilizar a estrutura de blindagem de substrato.


GRÁFICO 13 - SIMULAÇÃO DA PERDA COM TÉCNICA DE BLINDAGEM PARA COMBINAÇÃO EM SÉRIE



Fonte: O autor (2019).


Na FIGURA 32 tem-se os detalhes de algumas das técnicas utilizadas no combinador. Em (a) mostra as estruturas de M2 e M1, que são intercaladas em cada lado do octógono, e cada estrutura é conectada ao anel de aterramento, localizado em torno do combinador. Na ilustração em (b), os detalhes da técnica de blindagem com um plano de M1 sobrepondo todo o combinador. A largura da trilha é de $0,8 \mu\text{m}$ e o espaçamento entre elas de $2,2 \mu\text{m}$, conforme o padrão do ADS. Na FIGURA 33, uma representação em 3D da técnica com as estruturas de M2 e M1 intercaladas e conectadas ao terra. Visualizamos que o anel de aterramento é composto por todas as camadas de metais e todas as vias da tecnologia.

FIGURA 32 – DETALHES DAS TECNICAS DE BINDAGEM: (A) ATERRADA; (B) PLANO DE M1;



Fonte: O autor (2019).

FIGURA 33 – REPRESENTAÇÃO EM 3D




Fonte: O autor (2019).

4 SISTEMA DE COMBINAÇÃO DE POTÊNCIA

4.1 METODOLOGIA

Nesta seção será apresentada as principais etapas para a combinação da potência de 2 PAs, conforme FIGURA 34. A primeira etapa consiste na confecção das bobinas que formam o combinador e divisor de potência com a ferramenta ADS. Com a simulação eletromagnética MoM é possível gerar a matriz de espalhamento e com isso reproduzir as fórmulas contendo os parâmetros principais como Q , k e ILm , visando uma perda abaixo de 1 dB. Com os circuitos do PA, divisor e combinador de potência e as redes de casamento de impedâncias faz-se a simulação do OCP_{1dB} e PAE, visando que a potência de saída seja a mais próxima do valor da potência extraída por simulação de *load-pull*.



FONTE: O autor (2019)


Com a extração e importação do arquivo *.gds* dos elementos passivos é possível realizar o leiaute completo do circuito combinador pelo *Cadence*, e assim

gerar o leiaute com os elementos parasitas bem como realizar a reconfigurabilidade do sistema a partir destes resultados.

4.2 PA UNITÁRIO

Para o projeto de associação de potências, faz-se necessário a utilização de um amplificador de potência unitário. Para isso, adaptou-se o estágio de potência do PA apresentado em (SANTOS; MARIANO; LEITE, 2016) para uma topologia diferencial, representada na FIGURA 35. Cada PA diferencial está polarizado em classe AB e possui 3 células de potência que podem ser comutadas pelos sinais ENA1, ENB1 e ENC1. Cada célula de potência (A, B e C) possui dois pares de transistores em *cascode* e saída diferencial com RFOUT+ e RFOUT-.

FIGURA 35 - CIRCUITO ESQUEMÁTICO DO PA DIFERENCIAL DIMENSIONADO



FONTE: O autor (2019)

Com comprimento de canal de todos os transistores em 130 nm, com a largura dos transistores variáveis, reconfigura-se o sistema, conforme a TABELA 1. A multiplicidade das larguras por dois é devido à configuração paralela de dois PAs para gerar um sinal diferencial. Conforme a largura inicial de 175 μm aumenta, gradativamente para o máximo de 875 μm, para um único PA diferencial ocorre um incremento na potência de saída.

TABELA 1 - RECONFIGURABILIDADE DO SISTEMA PARA ÚNICO PA DIFERENCIAL COM A LARGURA DE CANAL DOS PARES DO CASCODE

<i>Modo de operação (ABC)</i>	<i>Largura de canal equivalente - W_{TOTAL} - (μm)</i>
001	$2 \times 87,5 = 175$
010	$2 \times 150 = 300$
100	$2 \times 200 = 400$
011	$300+175 = 475$
101	$400+175 = 575$
110	$400 + 300 = 700$
111	$400 + 300 + 175 = 875$

FONTE: O autor (2019).

A polarização da classe AB foi escolhida, pois em aplicações de WLAN a eficiência e linearidade são os principais requisitos avaliados. O PA adaptado apresenta 3 células de potência, sendo possível sua reconfiguração. Para isso, basta manter um sinal de nível alto ou baixo nos pares A, B ou C. Para isso, são sete possíveis modos de operação. Quando associados 2 PAs diferenciais, objetivo deste trabalho, passa-se a ter 6 células de comutação (ENA1-2, ENB1-2 e ENC1-2) resultando em 64 modos de operação possíveis.


Para polarização dos estágios de fonte comum foi confeccionado um circuito de referência de tensão composto pelo transistor com largura de canal de 480 μm , e um resistor de 6,5 k Ω , gerando um sinal de aproximadamente 950 mV.

4.3 LEIAUTE

O leiaute é implementado pelo *Cadence Virtuoso* e todos os componentes são selecionados da biblioteca *cmrf8fs* 130 nm CMOS, com as oito camadas apresentadas na FIGURA 13. O combinador e divisor, com leiaute e arquivo com parâmetros S, foram importados do ADS para o *Virtuoso* através do arquivo “*gds*”.

A estrutura de combinação/divisão de potência é relativamente volumosa em comparação com a área ativa do dispositivo, representado na FIGURA 36, com dimensões incluindo os *pads* de 2,5 x 1,6 mm². As células PA1 e PA2, são leiautes do circuito da FIGURA 35, incluindo os circuitos que geram o sinal de referência (VBIAS1,2) para polarização dos transistores. Os sinais de entrada RFIN+ e RFIN- estão localizados no lado esquerdo do chip, e as saídas RFOUT+ e RFOUT-, no lado oposto. Os sinais de comutação dos dois PAs, estão localizados no lado superior.

FIGURA 36 - LEIAUTE DA COMBINAÇÃO DA POTÊNCIA DE 2 PAs




FONTE: O autor (2019).

No leiaute foram utilizados blocos incluindo todos os metais e vias da tecnologia, conectados ao terminal de terra (gnd) e alimentação (vdd), para cumprir com regras de densidade. Usaram-se preferencialmente metais com largura de trilhas espessas e de capacitores de desacoplamento entre gnd e vdd, visando melhorar os resultados, minimizando as perdas.

4.4 SIMULAÇÕES

Quando é necessária uma potência de saída maior que um único PA pode fornecer, devido a limites do projeto, várias unidades podem ser associadas, para obter a potência incrementada. A associação de 2 PAs diferenciais e reconfiguráveis está representada na FIGURA 37. O PA1 é comutável através de ENA1, ENB1 e ENC1, e o PA2, reconfigurável através de ENA2, ENB2 e ENC2, totalizando seis células de comutação, com 64 modos de operação.

FIGURA 37 – CIRCUITO ESQUEMÁTICO DA ASSOCIAÇÃO DE 2 PAS



FONTE: O autor (2019).


Usufruindo da característica indutiva dos transformadores, os casamentos de impedância de entrada, intermediário e de saída, podem ser realizados inserindo capacitores, economizando área do *chip*. Portanto, o divisor de potência além de fazer a divisão do sinal, participa também do casamento de impedâncias na entrada, da mesma forma, o combinador para o casamento de impedâncias na saída. Com a inserção dos elementos passivos para realização da combinação de 2 PAs diferenciais, foram adicionados capacitores na entrada do divisor, na entrada dos PAs e uma rede de capacitores para realização em conjunto com o divisor e combinador a rede de casamento de impedâncias. Os valores dos capacitores que compõem essas redes foram estimados a partir de uma simulação de *load-pull*, realizando uma varredura na carga de saída, indicando a potência máxima que o circuito é capaz de fornecer. Portanto, com simulações paramétricas foram estipulados os valores dos capacitores que compõem as redes de casamento de impedância em conjunto com o divisor e combinador.

Para o combinador, os melhores modelos foram os modelos 3 e 4, detalhados no Capítulo 3.3, por apresentarem menores perdas, 0,7 dB e 1,06 dB, respectivamente. Foi feita uma simulação de *load-pull*, para analisar qual estrutura

possui capacidade de entregar maiores potências, apresentada na FIGURA 38. Esse teste apresenta valores de OCP_{1dB} pela variável $theta$ em graus, e as diferentes curvas representam valores distintos da amplitude para a carga. A combinação de $theta$ e amplitude simulam os possíveis valores de impedância de carga para o amplificador. Esses valores apontaram o modelo 4 sendo a melhor opção de combinador, pois proporcionou maiores valores de potência de saída, chegando a um valor máximo de 28,2 dBm e o modelo 3 com 26 dBm. O modelo 4 mesmo tendo a maior perda entre esses dois modelos, obteve melhores resultados, e também uma maior constância na potência de saída com variação da carga, sendo considerado mais robusto.

O modelo 5 para o projeto do divisor, detalhado no Capítulo 3.4, apresentou menor perda, de 0,8 dB, e sendo um dos modelos mais compactos foi o escolhido para compor o sistema de combinação de PAs, sem necessidade de realizar o teste de *load-pull* com outros modelos.

FIGURA 38 - CURVAS DE LOAD-PULL PARA OS MODELOS 3 E 4



FONTE: O autor (2019).


4.4.1 Resultados da simulação de Pós-Leiaute – Combinação 2 PAs

Com o leiaute da FIGURA 34, fez-se uma extração do leiaute a partir do *Cadence*, que inclui as resistências e capacitâncias parasitas que advêm da maneira em que o leiaute foi confeccionado. Com essa versão extraída do leiaute, realiza-se a simulação de pós leiaute, a configuração de simulação está definida na FIGURA 32, para a temperatura de 70 °C. Os capacitores que participam da rede de casamento de impedâncias foram fixados para o modelo de máximo alcance de potência de transmissão, sendo a mesma rede para os demais modos de operação.

O circuito combinador de potência possui seis células de comutação (ENA1-2, ENB1-2 e ENC1-2), resultando na reconfiguração do sistema em 64 modos de operação. Para isso, gradativamente em cada sinal das 6 células de potência, era colocado nas simulações nível alto de tensão (1,8 V). Dos 64 modos, (Apêndice A), foram selecionados sete modos de operação. O limite inicial para este trabalho foi um selecionar os modos com um OCP_{1dB} maior que 20 dBm, ou seja, representando o primeiro modo, e a cada próximo modo foi acrescido de 1 dB, até a potência máxima da associação. Desta maneira, foram selecionados 7 modos de operação, quando vários modos entregavam a mesma potência, o critério de desempate era selecionado o modo com maior PAE.

Uma das métricas mais importantes na caracterização da linearidade dos PAs é representada pelo OCP_{1dB} e pelo ganho de potência, plotado no GRÁFICO 14, para sete modos de operação escolhidos entre os 64 possíveis modos (Apêndice A). Apresentam-se o modo 1 um OCP_{1dB} de 20 dBm, e a potência máxima que o sistema é capaz de fornecer, aproximadamente 25,8 dBm (modo 7). Os máximos ganhos de potência variaram de 9,4 dB a 15,7 dB. Os modos de operação, com as células reconfiguráveis, e os resultados para linearidade, potência de saturação, eficiência e ganho estão na TABELA 2

GRÁFICO 14 – SIMULAÇÃO PÓS LEIAUTE DO GANHO DE POTÊNCIA PARA A COMBINAÇÃO



FONTE: O autor (2019).

TABELA 2 – RESULTADOS PARA OS 7 MODOS DE OPERAÇÃO SELECIONADOS

Modo de Op.	EnA_1, EnB_1, EnC_1 EnA_2, EnB_2, EnC_2	OCP_{1dB} (dBm)	P_{SAT} (dBm)	Ganho (dB)	PAE_{MAX} (%)
1	[0 1 0 1 0 0]	20,09	21,8	9,43	7,80
2	[0 1 1 0 1 0]	21,03	22,7	10,10	9,30
3	[0 0 1 1 1 1]	21,96	23,3	12,00	10,60
4	[0 1 0 1 1 1]	23,00	24,7	12,93	13,10
5	[1 1 1 0 1 0]	24,05	25,6	13,21	14,90
6	[1 1 1 1 0 1]	25,10	26,9	14,60	18,50
7	[1 1 1 1 1 1]	25,83	27,8	15,72	21,30


A partir de 22 dBm, o terceiro modo de operação, do total de seis células ativadas são necessárias quatro delas. Para cada valor de OCP_{1dB} , podem existir vários modos de operação que forneçam aproximadamente a mesma potência. Quando ocorre essa coincidência, ou seja, mais de um modo entregar praticamente a mesma energia, neste trabalho analisou-se a PAE e escolheram-se os modos mais eficientes.

Projetos convencionais de PAs fornecem uma máxima PAE apenas em um único nível de potência, (LIU et al., 2008). A reconfigurabilidade, somada ao combinador de potência, apresenta uma melhoria na PAE normalmente quando o

OCP_{1dB} aumenta. Os casos contrários são justificáveis pelo alto consumo de potência DC da fonte, com decréscimo da PAE. O comportamento da PAE pela potência de saída está plotado no GRÁFICO 15.

A máxima PAE para o modo de operação sete, em que todas as células estão ativadas, está acima de 21 %. Somente duas células de potência ativas, primeiro modo, alcançaram PAE baixa, um máximo valor de aproximadamente 8 %. Convencionalmente, à medida que a potência de saída não está no seu valor de pico, a PAE sofre um decaimento acentuado. Com a técnica de combinação de potência para PAs reconfiguráveis, solução aplicada neste trabalho, tem-se valores de potência de saída com incremento da PAE (GRÁFICO 15). Pode-se observar também os valores de potência de saturação (P_{SAT}), com valores de aproximadamente 22 dBm até 28 dBm.

GRÁFICO 15 - SIMULAÇÃO PÓS LEIAUTE DA PAE PARA A COMBINAÇÃO



FONTE: O autor (2019).

Normalmente, um combinador com primários com metade do tamanho do secundário é eficiente, para altas frequências (CHEUNG; LONG, 2005), mas para este projeto, a 2,4 GHz, apresentou bons resultados tanto de eficiência do passivo como para a potência somada.

Neste trabalho, as redes de casamento de impedância são confeccionadas para a condição de carga entregando máxima potência de saída. A carga vista na

saída dos PAs varia, devido à reconfigurabilidade. Isso pode tornar o transformador menos eficiente do que no modo de pico de potência.

Caso as células de amplificação que foram desligadas pudessem apresentar uma configuração de circuito aberto, na entrada do transformador que compõe o combinador não haveria transferência de energia do secundário para o primário. No entanto, os parasitas dos transistores desativados causam perdas, que inevitavelmente carregam o transformador de combinação (LIU et al., 2008).

A pequena assimetria no leiaute do divisor pode ter originado uma assimetria na resposta deste, fazendo com que a impedância de carga, transformada em uma das portas tenha característica indutiva e capacitiva na outra, por exemplo. Uma compensação possível requer uma correspondência exclusiva dos transistores conectados a cada porta do divisor (CHEUNG; LONG, 2005), realizando um dimensionamento conforme a característica da carga das duas saídas do divisor. Nesta pesquisa não foi realizada essa compensação, pois cada PA deveria ser modificado para suprir a assimetria do leiaute do divisor, aumentando a complexidade. Experimentou-se suprir essa assimetria com capacitores de valores diferentes em cada porta de saída do divisor.


Mas, conforme o Apêndice A, nos resultados da reconfiguração do sistema, observa-se que os modos de operação idênticos apresentaram discrepâncias nos resultados. Por exemplo, os modos 100000 e 000100 são iguais, pois neste caso somente a célula A de um único PA é ativada. Os valores deveriam ser iguais, pois os PAs são idênticos. Uma das possíveis causas está relacionada ao fato de os divisores possuírem impedâncias com características diferentes. No entanto, mesmo com uma compensação capacitiva diferente para cada sinal de saída do divisor, apresentou uma discrepância nos resultados para todos os casos simétricos. Portanto, é desejável um projeto simétrico do divisor para que os transistores conduzam cargas idênticas.

4.4.2 Resultados de 1 PA diferencial

Com o objetivo de avaliar e quantificar os benefícios da combinação de potência, realizou-se uma simulação com único PA diferencial, 2 PAs e uma combinação dos dois PAs. Foram realizadas simulações do esquemático dos circuitos, a 70 °C, sem a inserção de capacitâncias e resistências parasitas. A análise

do ganho de potência para os três casos está plotada no GRAFICO 16, o qual ilustra o incremento no ganho com a reconfiguração. Para único PA obteve um máximo ganho de 13 dB, com 2 PAs o ganho alcançou 18 dB, e o caso intermediário representado por "1PA+011" obteve ganho de 15,8 dB. Este caso intermediário é a associação de todas as células do PA1 com somente duas células ativas do PA2.


GRAFICO 16 - SIMULAÇÃO DO ESQUEMÁTICO DE GANHO DE POTÊNCIA PARA 1 E 2 PAs A 70 °C



FONTE: O autor (2019).

A comparação da PAE, está no GRAFICO 17, com uma PAE inicial de 14 % para 1 PA, 22 % para a combinação de potências e uma PAE de aproximadamente 30 % para a associação de 2 PAs.


GRAFICO 17 - SIMULAÇÃO DO ESQUEMÁTICO DA PAE PARA 1 E 2 PAs A 70 °C



FONTE: O autor (2019).

A resposta da linearidade para o caso intermediário de combinação de potências, 1 e 2 PAs pode ser vista no GRAFICO 18, com a combinação de potência, obteve maior característica de linearidade que único PA. A associação pode entregar uma potência máxima na saída de 30,5 dBm, aproximadamente 6 dB maior que com único PA, e para o caso intermediário apresentou um OCP_{1dB} de 28 dBm

GRAFICO 18 - SIMULAÇÃO DO ESQUEMÁTICO DO OCP_{1dB} PARA 1 E 2 PAs



FONTE: O autor (2019).

4.5 ESTADO DA ARTE

Apresentam-se aqui fontes de autores importantes que versam sobre o estado da arte para a combinação de potência baseada por transformadores. E a importância de se analisar topologias com frequências próximas a 2,4 GHz. Representado na TABELA 3, com valores de medição destacados dos valores de simulação.

No trabalho de (PYE; HELLA, 2011) apresenta-se uma combinação em série de 4 PAs, baseada em transformadores com formato octogonal e modelo tradicional, cada primário acoplado a um secundário. Com ILM de 1,5 dB, alcançou um alto valor de OCP_{1dB} de 29,5 dBm, e PAE máxima de 31%. Como para essa pesquisa, este, utilizou formato octogonal e acoplamento vertical, pois são os formatos que fornecem maior Q e k .

Também utilizando uma associação em série, outro trabalho (GUIMARAES; KLIMACH; BAMPI, 2017) somou a potência de dois PAs diferenciais. Constatou-se

que proporcionou uma potência linear de 22 dBm e uma PAE de 23,4 %, com um combinador de transformadores octogonais, com acoplamento lateral, e modelo tradicional de SCT, cada primário acoplado a uma bobina no secundário.

TABELA 3 – ESTADO DA ARTE PARA COMBINAÇÃO DE POTÊNCIA

Ref.	Freq. (GHz)	Tensão (V)	OCP_{1dB} (dBm)	Ganho (dB)	PAE_{MAX} (%)	Tec. [nm]	Área (mm²)
(PYE; HELLA, 2011)	1,9	1,5	29,5	27	31	130	4,0
*(GUIMARAES; KLIMACH; BAMPI, 2017)	2,4	3,3	22	10	23,4	180	2,25
(BELABAD; MASOUMI; ASHTIANI, 2012)	2,4	3,3	33,2	46,7	37,3	180	0,84
*(PARK et al., 2018)	2,1	1,4	24,9	11	42,7	28	3,24
*(MONTES et al., 2014)	2,4	3,3	20	22	59,2	130	0,20
*(GILASGAR; BARLABE; PRADELL, 2019)	2,4	3 - 4	19,2	11,5	26	180	2,56
Este trabalho	2,4	1,8	20-25,8	9-15,7	8-21,30	130	4,0

O trabalho apresentado por (BELABAD; MASOUMI; ASHTIANI, 2012) realizou a combinação de 4 PAs utilizando combinadores com formato físico de espiras quadradas entrelaçadas, somando a potência em único secundário de 3 espiras. A técnica de somar potências com único secundário, também aplicada a esta pesquisa, apresentou um OCP_{1dB} de 33,2 dBm com elevada PAE, de aproximadamente 37,3 %, em 2,4 GHz, com alimentação em 3,3 V.

No trabalho de (PARK et al., 2018) somou-se a potência de 2 PAs, chegando a um OCP_{1dB} de 24,9 dBm. Os transformadores octogonais de razão 1:3, dimensão do passivo de 330 µm x 330 µm, e único secundário para somar as potências. Tais características são semelhantes ao passivo proposto neste trabalho, com a peculiaridade de se utilizar acoplamento lateral e tecnologia CMOS de 28 nm.

No trabalho de (MONTES et al., 2014), foi utilizado um PA reconfigurável da classe E com três células em *cascode*, sem técnica de combinação de potência. Para alcançar alta eficiência, de 59,2%, foi utilizada a reconfiguração das células em *cascode* e também uma varredura na tensão de alimentação.

O PA de classe F de (GILASGAR; BARLABE; PRADELL, 2019) possui uma técnica de reconfigurabilidade aplicada não às células de potência, mas às variações na carga. Utilizando um sintonizador de impedância na rede de casamento de saída, com dois capacitores variáveis, pode entregar um OCP_{1dB} máximo de 19,2 dBm, ganho de 11,5 dB e máxima PAE de 26 %. A variação na carga é realizada não somente com os capacitores variáveis, mas, em conjunto com os elementos passivos

Entre praticamente todos os trabalhos, com alta potência de saída, utilizou-se a combinação SCT, baseando-se em transformadores integrados. Por mais que o acoplamento lateral possua menor k que o acoplamento vertical, há inúmeros trabalhos explorando esta técnica de diferentes modos, como por exemplo intercalando os enrolamentos primário e secundário apresentam bons resultados dependendo da aplicação. O diferencial deste trabalho, é o fato de que, com passivos compactos, com perda abaixo de 1 dB, e alimentação de 1,8 V, entregou alta potência de saída, porém com ganho de potência abaixo das referências do estado da arte.

5 CONCLUSÃO

Transformadores são utilizados como divisores de potência, combinadores, redes de casamento de entrada e saída, conversor de sinal simples em diferencial, ou vice-versa (SON et al., 2019), (LIU et al., 2008). São muitas as aplicações dos transformadores para circuitos RF, que neste trabalho foram utilizados como divisor, combinador e também nas redes de casamento de impedâncias, com o objetivo de associar eficientemente 2 PAs diferenciais reconfiguráveis, alcançando maiores potências de saída para uma frequência de operação em 2,4 GHz.

A partir do estado da arte, foram projetados modelos de passivos para divisão e combinação de potência, visando desempenho com baixas perdas de inserção, como redução da área de ocupação. Para caracterização e simulação destes elementos passivos foi utilizada a plataforma *Advanced Design System*, que permitiu realizar o leiaute e simulação das características dos transformadores, extraída da simulação eletromagnética de momentos (MoM).

Entre os modelos estudados e simulados, um divisor com única bobina para primário e secundário, com dimensão de 350 μm x 350 μm , com os secundários entrelaçados, apresentou uma IL_m de 0,80 dB. Com as mesmas dimensões, o combinador com dois primários com metade de uma espira e três espiras no secundário, contribuiu para uma perda de 1,06 dB. A alta eficiência dos transformadores que constituem o divisor e combinador é pré-requisito para obter alta eficiência do sistema completo, visando projetos que possuam alto valor de Q e k são fundamentais para reduzir a perda no transformador.

Esses elementos projetados possuem formato octogonal e acoplamento magnético vertical sem malha de blindagem de substrato, que resultaram de um estudo teórico e com resultados de simulações no *ADS*. Com características físicas definidas dos indutores e transformadores, um estudo, apontou a combinação em série com maior poder de entrega na potência que a combinação em paralelo.

O sistema completo da associação de potência, com o leiaute e simulações de pós-leiaute foi implementado no software *Cadence Virtuoso* na tecnologia CMOS 130 nm. Uma comparação de simulação de esquemático, entre um único PA e associação de 2 PAs, comprovaram uma melhora com a técnica de combinação, incrementando em aproximadamente 5,0 p.p. na PAE, acima de 5 dB para o OCP_{1dB} e aumento de 1,7 dB no ganho.

Com a extração dos parasitas do leiaute, realizou-se a simulação pós-leiaute, para comprovar a viabilidade real da combinação de potência. Fez-se também a reconfiguração do sistema das seis células comutáveis, dentre os 64 modos foram selecionados e plotados os resultados de sete modos de operação. Com alimentação de 1,8 V, foi possível transmitir potência linear máxima de até 25,8 dBm, com eficiência máxima de 21,3 % e um ganho de potência de 15,7 dB.

Este trabalho reuniu esforços, para apresentar divisores/combinadores com técnicas de um compacto leiaute e alto desempenho, e com a reconfigurabilidade do sistema, melhorando a capacidade na entrega da potência de saída com um aumento na eficiência.

6 RECOMENDAÇÕES PARA TRABALHOS FUTUROS

São inúmeras as possibilidades de exploração para continuação desta linha de pesquisa, com combinação de PAs baseado em transformadores. Avaliar novas arquiteturas para divisores e combinadores de potência, visando melhoria no desempenho. Essas novas estruturas podem ser estruturas combinacionais para aplicações em altas frequências, mas que podem ser adaptáveis para frequências menores. Estudar novas topologias para realizar um casamento de impedância de entrada e saída conforme a reconfigurabilidade do circuito. Uma das possibilidades é realizar uma reconfigurabilidade nos transformadores, ou realizar outra compensação, para que forneça um casamento de impedâncias variável. Melhorar técnicas no leiaute, reduzindo capacitâncias e resistências parasitas. Extrair as características dos elementos parasitas dos modelos de transformadores, para propor uma topologia com o máximo de eficiência. Aprimorar as técnicas de compensação capacitiva ou outro tipo de compensação, quando o divisor não possui um leiaute simétrico. Neste trabalho foi proposto um combinador em uma frequência de operação, analisar o efeito da combinação em PAs operando em uma banda de frequência.

REFERÊNCIAS

- AHN, H. et al. A highly efficient WLAN CMOS PA with two-winding and single-winding combined transformer. **Digest of Papers - IEEE Radio Frequency Integrated Circuits Symposium**, v. 2016- July, p. 310–313, 2016.
- AHN, H. et al. A Fully Integrated Dual-Mode CMOS Power Amplifier with an Autotransformer-Based Parallel Combining Transformer. **IEEE Microwave and Wireless Components Letters**, v. 27, n. 9, p. 833–835, 2017.
- AN, K. H. et al. A monolithic voltage-boosting parallel-primary transformer structures for fully integrated CMOS power amplifier design. **IEEE Radio Frequency Integrated Circuits Symposium**, p. 419–422, 2007.
- AN, K. H. et al. Power-combining transformer techniques for fully-integrated CMOS power amplifiers. **IEEE Journal of Solid-State Circuits**, v. 43, n. 5, p. 1064–1074, 2008.
- AOKI, I. et al. Distributed active transformer-a new power-combining and impedance-transformation technique. **IEEE Transactions on Microwave Theory and Techniques**, v. 50, n. 1, p. 316–331, 2002.
- BELABAD, A. R.; MASOUMI, N.; ASHTIANI, S. J. A 33.2 dBm CMOS RF power amplifier using a novel on-chip transformer power combiner for 4G WiMAX applications. **International Symposium on Telecommunications**, p. 343–347, 2012.
- CHEUNG, T. S. D.; LONG, J. R. A 21-26-GHz SiGe bipolar power amplifier MMIC. **IEEE Journal of Solid-State Circuits**, v. 40, n. 12, p. 2583–2597, 2005.
- GILASGAR, M.; BARLABE, A.; PRADELL, L. A 2.4 GHz CMOS Class-F Power Amplifier with Reconfigurable Load-Impedance Matching. **IEEE Transactions on Circuits and Systems I: Regular Papers**, v. 66, n. 1, p. 31–42, 2019.
- GUIMARAES, G. T. N.; KLIMACH, H. D.; BAMPI, S. A fully integrated CMOS 2.4GHz and 24dBm linear power amplifier. **Proceedings - 2017 IEEE 15th International New Circuits and Systems Conference, NEWCAS 2017**, n. 2, p. 245–248, 2017.
- HALDI, P. et al. A 5.8 GHz 1 V linear power amplifier using a novel on-chip transformer power combiner in standard 90 nm CMOS. **IEEE Journal of Solid-State Circuits**, v. 43, n. 5, p. 1054–1062, 2008.
- JAVIDAN, J.; ATARODI, M.; TORKZADEH, P. A different size transformers and its analysis for power combiner blocks in CMOS technology. **2009 Joint IEEE North-East Workshop on Circuits and Systems and TAISA Conference, NEWCAS-TAISA '09**,
-

p. 1–4, 2009.

KIM, K.; LEE, D. H.; HONG, S. A Quasi-Doherty SOI CMOS Power Amplifier With Folded Combining Transformer. **IEEE Transactions on Microwave Theory and Techniques**, v. 64, n. 8, p. 2605–2614, 2016.

LAI, Y. **Fully Integrated CMOS Power Amplifier**. Technical Report, Electrical Engineering and Computer Sciences University of California at Berkeley, 2006.

LEE, O. et al. A 1.8-GHz 2-watt fully integrated CMOS push-pull parallel-combined power amplifier design. **Digest of Papers - IEEE Radio Frequency Integrated Circuits Symposium**, v. 2, p. 435–438, 2007.

LEITE, B. et al. Shielding structures for millimeter-wave integrated transformers. **2009 16th IEEE International Conference on Electronics, Circuits and Systems, ICECS 2009**, n. c, p. 239–242, 2009.

LIU, G. et al. Fully integrated CMOS power amplifier with efficiency enhancement at power back-off. **IEEE Journal of Solid-State Circuits**, v. 43, n. 3, p. 600–609, 2008.

LIU, G.; LIU, T. J. K.; NIKNEJAD, A. M. A 1.2V, 2.4GHz fully integrated linear CMOS power amplifier with efficiency enhancement. **Proceedings of the Custom Integrated Circuits Conference**, n. Cicc, p. 141–144, 2006.

LUONG, G. et al. Design of 65-nm CMOS Transformer-Based Impedance Matching for LTE Power Amplifier Applications. **2018 25th IEEE International Conference on Electronics Circuits and Systems, ICECS 2018**, p. 29–32, 2019.

MCRORY, J. G.; RABJOHN, G. G.; JOHNSTON, R. H. Transformer Coupled Stacked FET Power Amplifiers. **IEEE Journal of Solid-State Circuits**, v. 34, n. 2, p. 157–161, 1999.

MONTES, L. A. A. et al. An efficient power control scheme for a 2.4GHz class-E PA in 0.13- μm CMOS. **IEEE ISSNIP 2014 - 2014 IEEE 9th International Conference on Intelligent Sensors, Sensor Networks and Information Processing, Conference Proceedings**, n. April, p. 21–24, 2014.

NIKNEJAD, A. M. **Electromagnetics for High-Speed Analog and Digital Communication Circuits**. 1. ed. [s.l.] New York. Cambridge University Press, 2007.

PAK, J. S. et al. TSV mutual inductance effect on impedance of 3D stacked on-chip PDN with multi-TSV connections. **IEEE Conference Publications**, p. 1–4, 2010.

PARK, J. S. et al. A CMOS Wideband Current-Mode Digital Polar Power Amplifier With Built-In AM-PM Distortion Self-Compensation. **IEEE Journal of Solid-State Circuits**, v. 53, n. 2, p. 340–356, 2018.

APÊNDICE A – RESULTADOS DE SIMULAÇÃO PÓS-LEIAUTE

Resultados da simulação pós-leiaute de reconfigurabilidade dos PAs para a frequência de 2,4 GHz, com uma tensão de alimentação de 1,8 V, bem como, para gerar os sinais de referência e fazer a comutação das 6 células de potência, para uma temperatura de 70 °C.

ENA1 ENB1 ENC1 ENA2 ENB2 ENC2	OCP_{1dB} [dBm]	P_{DC} [W]	Ganho [dB]	PAE@OCP_{1dB} [%]
0 0 0 1 0 0	15,40	0,92	4,8	2,22
1 0 0 0 0 0	16,54	1,00	5,12	2,80
0 0 0 1 1 1	20,36	1,63	10,7	5,93
1 1 1 0 0 0	22,07	1,92	11,01	7,58
0 0 0 0 0 0	0	0	0	0
0 0 0 0 0 1	8,30	0,48	-2,68	-1,71
0 0 0 0 1 0	13,14	0,74	2,43	0,83
0 0 0 0 1 1	16,50	1,03	5,89	2,97
0 0 0 1 0 0	15,40	0,92	4,8	2,22
0 0 0 1 0 1	17,85	1,19	7,48	4,00
0 0 0 1 1 0	19,18	1,40	9,06	5,00
0 0 0 1 1 1	20,36	1,63	10,7	5,93
0 0 1 0 0 0	8,91	0,50	-2,4	-1,74
0 0 1 0 0 1	14,60	0,83	3,5	1,6
0 0 1 0 1 0	17,03	1,08	6,2	3,31
0 0 1 0 1 1	19,14	1,35	8,47	5,02
0 0 1 1 0 0	18,36	1,25	7,73	4,36
0 0 1 1 0 1	20,08	1,51	9,62	5,84
0 0 1 1 1 0	21,05	1,71	10,81	6,68
0 0 1 1 1 1	21,96	1,93	12,00	7,49
0 1 0 0 0 0	14,00	0,78	2,7	1,09
0 1 0 0 0 1	17,37	1,10	6,30	3,52

010010	19,10	1,35	8,24	4,94
010011	20,71	1,61	10,00	6,41
010100	20,09	1,51	9,43	5,80
010101	21,44	1,77	10,95	7,09
010110	22,22	1,96	11,93	7,83
010111	23,00	2,18	12,93	8,56
011000	17,63	1,11	6,18	3,68
011001	19,8	1,42	8,65	5,60
011010	21,03	1,65	10,10	6,75
011011	22,23	1,91	11,48	8,00
011100	21,74	1,82	11,02	7,44
011101	22,78	2,06	12,24	8,54
011110	23,4	2,25	13,04	9,13
011111	24,02	2,46	13,90	9,75
100000	16,54	1,00	5,12	2,80
100001	19,07	1,33	7,92	4,86
100010	20,45	1,59	9,51	6,07
100011	21,78	1,85	11,02	7,37
100100	21,24	1,75	10,52	6,80
100101	22,38	2,00	11,84	7,94
100110	23,05	2,2	12,7	8,57
100111	23,72	2,42	13,60	9,21
101000	19,33	1,34	7,84	5,10
101001	21,07	1,66	9,88	6,76
101010	22,09	1,90	11,11	7,75
101011	23,11	2,15	12,32	8,84
101100	22,68	2,05	11,92	8,32
101101	23,58	2,30	13,00	9,29
101110	24,10	2,49	13,71	9,78
101111	24,64	2,70	14,46	10,30

1 1 0 0 0 0	20,75	1,61	9,46	6,36
1 1 0 0 0 1	22,24	1,92	11,12	7,91
1 1 0 0 1 0	23,10	2,15	12,15	8,80
1 1 0 0 1 1	23,94	2,4	13,19	9,73
1 1 0 1 0 0	23,58	2,31	12,85	9,25
1 1 0 1 0 1	24,33	2,55	13,78	10,08
1 1 0 1 1 0	24,77	2,74	14,40	10,48
1 1 0 1 1 1	25,23	2,94	15,07	10,90
1 1 1 0 0 0	22,07	1,92	11,01	7,58
1 1 1 0 0 1	23,32	2,22	12,35	9,02
1 1 1 0 1 0	24,05	2,44	13,21	9,83
1 1 1 0 1 1	24,77	2,68	14,10	10,66
1 1 1 1 0 0	24,47	2,60	13,8	10,23
1 1 1 1 0 1	25,10	2,83	14,6	10,93
1 1 1 1 1 0	25,45	3,00	15,14	11,22
1 1 1 1 1 1	25,83	3,20	15,72	11,52
