Amplificador de ganho programável aplicado a um receptor de radiofrequência com subamostragem e dupla quadratura

Abstract

Resumo: A demanda da sociedade moderna por dispositivos de comunicação que possam trabalhar com altas taxas de transferência de dados e baixo consumo de energia promove o desenvolvimento tecnológico de soluções de comunicação inovadoras, que possibilitem melhorar a eficiência dos sistemas de comunicação existentes, em especial os sistemas móveis. Neste contexto, este trabalho apresenta uma arquitetura para receptor baseada em subamostragem, explorando uma baixa frequência intermediária, implementando a demodulação do sinal e rejeição de sinal imagem onde se dispensa o uso de circuitos complexos para síntese de frequência. Para a implementação deste receptor, torna-se necessário desenvolver um amplificador de ganho programável, responsável pelo segundo deslocamento em frequência realizado pelo receptor. Neste viés este trabalho relata o estudo das topologias conhecidas, escolha da topologia que melhor se aplica para a implementação deste amplificador de ganho programável, em tecnologia CMOS de 130 nm, para possibilitar a prova de conceito do receptor citado. Normalmente circuitos amplificadores de ganho variável são utilizados em blocos de controle automático de ganho que trabalham em frequências mais baixas. Entretanto, o presente estudo visa a aplicação deste amplificador em radiofrequência, logo na recepção do sinal transmitido, em uma nova topologia de recepção de sinais torna desnecessária a síntese e translação em frequência. Uma primeira arquitetura de amplificador de ganho programável foi proposta, utilizando-se de um amplificador em malha aberta, composto por ramos de amplificação baseados em pares diferenciais e ramos de carga que se utilizam de transistores conectados como diodos. A variação do ganho foi obtida através da variação simultânea da razão de aspecto dos transistores e da corrente de polarização dos ramos de amplificação e carga. Esta primeira arquitetura apresentava variação exponencial do ganho e uma palavra de controle de 3 bits, resultando em 8 níveis de ganho distintos. Uma revisão dos requisitos do receptor levou à implementação de uma variação da primeira topologia que, utilizando o princípio da célula de Gilbert, implementou um amplificador capaz de promover também ganhos negativos. Nesta revisão da arquitetura a palava de controle aumentou para 4 bits, levando o amplificador a fornecer 16 níveis de ganho. Baseado nesta arquitetura revisada, desenvolveu-se um circuito final para o amplificador de ganho programável pretendido. Este amplificador apresentou frequência de corte superior à 1 GHz e velocidade de transição dos níveis de ganho próxima a 1 ns. Tais resultados se mostraram satisfatórios para o circuito pretendido, possibilitando a fabricação do circuito no prosseguimento deste estudo.

Abstract: The demand of modern society for communication devices that can work with high data rates and low power consumption promotes the technological development of innovative communication solutions that enable improving the efficiencie of existing communication systems, especially mobile systems. Thus this work presents a bandpass sampling receiver architecture, with a low IF approach while implementing downconversion and image re- jection without complex circuits for frequency synthesis. To implement this receiver, it is necessary to develop a programmable gain amplifier, responsible for the second frequency translation performed by the receiver. In this context, this work reports the study of the known topologies, the choice of the topology that best applies for the implementation of this programmable gain amplifier, in 130 nm CMOS technology, to perform the proof of concept of the receiver mentioned. Variable gain amplifier circuits are typically used in automatic gain control blocks that work at lower frequencies. However, the present study aims at the application of this amplifier in radiofrequency, in the reception of the transmitted signal, in a new topology of reception of signals it becomes unnecessary the synthesis and translation in frequency. A first programmable gain amplifier architecture was proposed, using an open-loop amplifier composed of amplifier arms based on differen- tial pairs and load arms using diode-connected transistors. The gain variation was reached by the simultaneous variation of the aspect ratio of the transistors and the bias current of the amplification and load arms. This first architecture performed an exponential gain variation and a 3-bit control word, resulting in 8 different gain levels.A review of receiver requirements led to the development of a variation of the first topology that made it possible to obtain negative gains when using the Gilbert cell principle. In this review of the architecture the control word increased to 4 bits, leading the amplifier to provide 16 gain levels. Based on this revised architecture, a final circuit was developed for the desired programmable gain amplifier. This amplifier showed a cutoff frequency greater than 1 GHz and a transition speed of gain levels close to 1 ns. These results were satisfactory for the intended circuit, making possible the circuit fabrication in the continuation of this study.